Architettura degli elaboratoriArchitettura degli elaboratori
Gli elaboratori hanno tutti lo stesso schema di funzionamento:
Basato sulla macchina di Von NeumannBasato sulla macchina di Von Neumann
(nella memoria sono immagazzinati dati e programma)
anche se si differenziano in classi a seconda delle loro dimensioni dellaanche se si differenziano in classi a seconda delle loro dimensioni, dellaloro potenza di calcolo, delle periferiche utilizzate.
• Personal Computer (PC)
• Portatili (laptop e notebook)
• Palmari
• Micro e mini computer• Micro e mini computer
• Workstation
• Mainframe
1
• Supercomputer
• Elaboratori paralleli
ARCHITETTURA DI UN ELABORATOREARCHITETTURA DI UN ELABORATOREARCHITETTURA DI UN ELABORATOREARCHITETTURA DI UN ELABORATORE
Unità funzionali
Ispirata al modello della Macchina di Von Neumann (Princeton Instit te for Ad anced St d anni ’40)(Princeton, Institute for Advanced Study, anni ’40)Macchina di Von Neumann:• Non distingueva fra RAM e ROM
2
Non distingueva fra RAM e ROM• Non aveva un bus ma collegamenti punto-punto
HARDWAREHARDWAREHARDWAREHARDWARE
CPU (C t l P i U it) PCPU (Central Processing Unit), o Processore
CPU: svolge le elaborazioni e ilelaborazioni e il trasferimento dei dati, cioè esegue idati, cioè esegue i programmi
3
HARDWAREHARDWAREHARDWAREHARDWARE
RAM & ROMRAM & ROM
• Dimensioni relativamenterelativamente limitate
A lt• Accesso molto rapido
RAM (Random Access Memory), eRAM (Random Access Memory), eROM (Read Only Memory)Insieme formano la Memoria centrale
4
HARDWAREHARDWAREHARDWAREHARDWARE
RAM è volatile (perde il suo contenuto q ando si spegne il calcolatore)quando si spegne il calcolatore)
• usata per memorizzare dati e programmiprogrammi
ROM è persistente (mantiene il suo contenuto quando si spegne il
ATTENZIONEcontenuto quando si spegne il calcolatore) ma il suo contenuto è fisso e immutabilefisso e immutabile
• usata per memorizzare programmidi sistema (tipicamente firmware)
5
( p )
HARDWAREHARDWAREHARDWAREHARDWARE
È una “linea di comunicazione”È una linea di comunicazione che collega tutti gli elementi funzionali
BUS DI SISTEMA
6
HARDWAREHARDWAREHARDWAREHARDWARE
UNITÀ DI INGRESSO/ USCITA (I/O)
S t f
USCITA (I/O)• Tastiera e Mouse• Video e Stampante
Sono usate per far comunicare il calcolatore con l'esterno (in particolare con
p• Scanner• Tavoletta grafical esterno (in particolare con
l’utente) • Dispositivi di memoria di massa
7• ...
HARDWAREHARDWAREHARDWAREHARDWARE
MEMORIA DI MASSAO SS• HD• CD• DVD• …• PenDrive• …
• memorizza grandi quantità di informazioni• persistente (le informazioni non si perdono
spegnendo la macchina)• accesso molto meno rapido della memoria centrale
6
8(millisecondi contro nanosecondi; differenza 106)
TECNOLOGIA DIGITALETECNOLOGIA DIGITALETECNOLOGIA DIGITALETECNOLOGIA DIGITALE
CPU, memoria centrale e dispositivi sono
D ti i i difi ti ti d
C U, e o a ce t a e e d spos t so orealizzati con tecnologia elettronica digitale
Dati e operazioni vengono codificati a partire da due valori distinti di grandezze elettriche:• tensione alta (V ad es 5V o 3 3V)• tensione alta (VH, ad es. 5V o 3.3V) • tensione bassa (VL, ad es. 0V)
A t li l i i l tA tali valori vengono convenzionalmente associate le due cifre binarie 0 e 1:• logica positiva: 1 ↔ V 0 ↔ V• logica positiva: 1 ↔ VH , 0 ↔ VL
• logica negativa: 0 ↔ VH, 1 ↔ VL
9
TECNOLOGIA DIGITALE (segue)TECNOLOGIA DIGITALE (segue)TECNOLOGIA DIGITALE (segue)TECNOLOGIA DIGITALE (segue)
Dati e operazioni vengono codificati tramite
01000110101
at e ope a o e go o cod cat t a tesequenze di bit
01000110101 ....
CPU è in grado di operare soltanto in aritmetica binaria, effettuando operazioni elementari:• somma e differenza• scorrimento (shift)• scorrimento (shift)• ...
Lavorando direttamente sull’hardware l’utente èLavorando direttamente sull’hardware, l’utente è forzato a esprimere i propri comandi al livello della macchina, tramite sequenze di bit
10
della macchina, tramite sequenze di bit
MACCHINA DI VON NEUMANNMACCHINA DI VON NEUMANNMACCHINA DI VON NEUMANNMACCHINA DI VON NEUMANN
UNITÀ FUNZIONALI fondamentaliUNITÀ FUNZIONALI fondamentali
• Processore (CPU)• Memoria Centrale (RAM & ROM)• Memoria Centrale (RAM & ROM)• Unità di I/O (ingresso / uscita)• Bus di sistema
11
Bus di sistema
CPU & MEMORIACPU & MEMORIACPU & MEMORIACPU & MEMORIA
0
1
2
0
1
22
...
232=4294967296
2
...
232=4294967296
• ALU (Arithmetic & Logic Unit)• Unità di Controllo• Registri
12
UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)
ALU (Arithmetic/Logic Unit)
Esegue le operazioni aritmetiche e logiche elementari
Unità di Controllo (Control Unit): controlla eUnità di Controllo (Control Unit): controlla e coordina l’attività della CPU. In particolare, controlla il trasferimento dei dati tra memoria e registri e la decodifica e l’esecuzione delle istruzioni
I registri sono locazioni usate per memorizzare dati,I registri sono locazioni usate per memorizzare dati, istruzioni, o indirizzi all’interno della CPU. L’accesso ai registri è molto veloce
13
UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)
PC ALUA
B
IR
RINTFlag
RINT
RI RD clockCTRL
Il clock dà la base dei tempi necessaria per mantenere il sincronismo fra le operazioni
14
UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)
APC ALU
A
B
IR
RINTFlag
RINT
CTRL
I registri (qui A B PC Flag ) sono locazioni usate
RI RD clockCTRL
I registri (qui A, B, PC, Flag,…) sono locazioni usate per memorizzare dati, istruzioni, o indirizzi all’interno della CPU. Altissima velocità di accesso
15
della CPU. Altissima velocità di accesso
UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)
0
1
2
...
232=4294967296
La memoria centrale è una collezione di celle nume-rate, che possono contenere DATI e ISTRUZIONILe istruzioni sono disposte in memoria in celle di indi-i t
16
rizzo crescente
UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)UNITÀ DI ELABORAZIONE (CPU)
0
1
2
...
232=4294967296
L'unità di controllo fa funzionare l’elaboratoreL unità di controllo fa funzionare l elaboratore
Da quando viene acceso a quando è spento, essa esegue in continuazione il ciclo di prelievo/decodi-
17
esegue in continuazione il ciclo di prelievo/decodifica/esecuzione (fetch/decode/execute)
IL CICLO f h/d d /IL CICLO f h/d d /IL CICLO fetch/decode/executeIL CICLO fetch/decode/execute
FETCHC• si accede alla prossima istruzione (cella il cui
indirizzo è contenuto nel registro PC) ...• … e la si porta dalla memoria centrale,
memorizzandola nel Registro Istruzioni (IR)
0
1
2
...
18
232=4294967296
IL CICLO f h/d d /IL CICLO f h/d d /IL CICLO fetch/decode/executeIL CICLO fetch/decode/execute
DECODECO• si decodifica il tipo dell’istruzione in base al
suo OpCode (codice operativo)
Opcode OpCode OperazioneOpcode OpCode Operazione
1 Somma
2 Sottrazione
… …
19
IL CICLO f h/d d /IL CICLO f h/d d /IL CICLO fetch/decode/executeIL CICLO fetch/decode/execute
EXECUTECU• si individuano i dati usati dall’istruzione• si trasferiscono tali dati nei registri opportunig pp• si esegue l’istruzione
0
1
2
I/O
2
...
232=4294967296
20
IL CICLO f h/d d /IL CICLO f h/d d /IL CICLO fetch/decode/executeIL CICLO fetch/decode/execute
ATTENZIONE
Istruzioni particolari possono alterare il prelievo delle istruzioni da celle consecutive:
• istruzioni di salto• istruzioni di chiamata a sotto-programmi• istruzioni di interruzione
21
I REGISTRII REGISTRII REGISTRII REGISTRI
APC ALU
A
B
IR
RINTFlag
RINT
CTRL
Program Counter (PC)
RI RD clockCTRL
Program Counter (PC)Indica l’indirizzo della cella di memoria che contiene la prossima istruzione da eseguire
22
prossima istruzione da eseguire
I REGISTRII REGISTRII REGISTRII REGISTRI
APC ALU
A
B
IR
RINTFlag
RINT
CTRL
Instruction Register (IR)
RI RD clockCTRL
Instruction Register (IR)Contiene la vera e propria istruzione da eseguire
23
I REGISTRII REGISTRII REGISTRII REGISTRI
APC ALU
A
B
IR
RINTFlag
RINT
CTRL
Registro Indirizzi (RI)
RI RD clockCTRL
Registro Indirizzi (RI)Contiene l’indirizzo della cella di memoria da selezionare per il trasferimento di un dato da/verso la
24
selezionare per il trasferimento di un dato da/verso la CPU
I REGISTRII REGISTRII REGISTRII REGISTRI
APC ALU
A
B
IR
RINTFlag
RINT
CTRLRI RD clockCTRL
Registro Dati (RD) o Accumulatore Contiene il dato attualmente oggetto di elaborazione e
25
Contiene il dato attualmente oggetto di elaborazione e il risultato al termine dell’esecuzione
I REGISTRII REGISTRII REGISTRII REGISTRI
APC ALU
A
B
IR
RINTFlag
RINT
CTRLRI RD clockCTRL
Registro Interruzioni (RINT)Serve per scopi particolari (non discussi in questo corso vedi Sistemi Operativi L A)
26
corso, vedi Sistemi Operativi L-A)
I REGISTRII REGISTRI
A
I REGISTRII REGISTRI
PC ALUA
B
IR
RINTFlag
RINT
CTRLRI RD clockCTRL
Registro dei Flag (Flag)Ogni flag indica la presenza/assenza di una proprietà nell’ultimo risultato generato dalla ALU Altri bit
27
nell ultimo risultato generato dalla ALU. Altri bit riassumono lo stato del processore
I REGISTRII REGISTRI
A
I REGISTRII REGISTRI
PC ALUA
B
IR
RINTFlag
RINT
CTRLRI RD clockCTRL
Registri di uso generale (A,B,C,...)Sono usati per contenere sia dati (in particolare
28
Sono usati per contenere sia dati (in particolare, operandi di operazioni aritmetico/logiche) sia indirizzi
L’ALUL’ALU
A
L’ALUL’ALU
PC ALUA
B
IR
RINTFlag
RINT
CTRLRI RD clockCTRL
Esegue operazioni aritmetiche, logiche e confronti sui dati della memoria centrale o dei registriPuò essere semplice e molto veloce (architettura RISC) o a volte
29
Può essere semplice e molto veloce (architettura RISC) o a volte con set di istruzioni molto numerose (architettura CISC)
CISC RISCCISC-RISC
• Complex instruction set computer (CISC) indicaun'architettura per microprocessori formata da un set diun architettura per microprocessori formata da un set diistruzioni contenente istruzioni in grado di eseguire operazionicomplesse come la lettura di un dato in memoria, la suamodifica e il suo salvataggio direttamente in memoria tramitemodifica e il suo salvataggio direttamente in memoria tramiteuna singola istruzione.
• Reduced Instruction Set Computer (RISC) indica una filosofiafdi progettazione di architetture per microprocessori formate da
un set di istruzioni contenente istruzioni in grado di eseguireoperazioni semplici che possono essere eseguite in tempi simili.
30
L’ALU ( )L’ALU ( )L’ALU (segue)L’ALU (segue)
ESEMPIO SEMPLICE:S O S C
ALU in grado di eseguire somma, sottrazione, prodotto, divisione con due operandi contenuti nei p pregistri A e B.
1. I due operandi vengono caricati nei registri A e B;22. La ALU viene attivata da un comando inviato
dalla CPU che specifica il tipo di operazione;3. Nel registro A viene caricato il risultato
dell'operazione eseguita dalla ALU;dell operazione eseguita dalla ALU;4. Il registro FLAG riporta sui suoi bit indicazioni sul
risultato dell'operazione (riporto, segno, etc.).
Alterazione di due bit nel registro Flag:( i t ) i ( )
31
carry (riporto) e sign (segno)
LA MEMORIA CENTRALELA MEMORIA CENTRALELA MEMORIA CENTRALELA MEMORIA CENTRALEINDIRIZZAMENTO
• È l’attività con cui l’elaboratore seleziona una particolare cella di memoria
• Per farlo, l’elaboratore pone l’indirizzo della cella desiderata nel Registro Indirizzi (RI)
RI è l N bi i i di i 2N ll di• se RI è lungo N bit, si possono indirizzare 2N celle di memoria (numerate da 0 a 2N-1)
• esempio: N=10 ⇒ 1024 celleesempio: N 10 ⇒ 1024 celle
• Oggi, RI è lungo tipicamente 32/64 bit→ 32 bit: SPAZIO INDIRIZZABILE di 4 GB
→ 64 bit: SPAZIO INDIRIZZABILE di 16 ExaByte = 17,179,869,184 GByte
32
y
4 GB?!?4 GB?!?4 GB?!?4 GB?!?Ho 4GB installati; perché il mio SO a 32 bit non li “vede” p
tutti?• Parte dello spazio di indirizzamento è utilizzato dal SO:
if i h di I/O “ id ” di i ( h d• per periferiche di I/O “avide” di risorse (es. scheda grafica)
• per una copia del BIOS (la memoria RAM è tipicamenteper una copia del BIOS (la memoria RAM è tipicamente più veloce delle memorie ROM utilizzate)
• altro…• Soluzione (non molto performante): uso di processore con
PAE bit (Physical Address Extension; disponibile dal Pentium Pro in
ti t d l i di i di i t ) di SOavanti serve per estendere lo spazio di indirizzamento) e di SO adeguato
• Soluzione performante: uso di processore e sistema33
Soluzione performante: uso di processore e sistema operativo a 64 bit
LA MEMORIA CENTRALE (2)LA MEMORIA CENTRALE (2)LA MEMORIA CENTRALE (2)LA MEMORIA CENTRALE (2)
OPERAZIONIO O
• Lettura (Read): il contenuto della cella di memoria indirizzata dal Registro Indirizzi èmemoria indirizzata dal Registro Indirizzi è copiato nel Registro Dati
0
1RI
RDread
(N bit )
N-12
34
LA MEMORIA CENTRALE (3)LA MEMORIA CENTRALE (3)LA MEMORIA CENTRALE (3)LA MEMORIA CENTRALE (3)
OPERAZIONIO O
• Scrittura (Write): il contenuto del Registro Dati è copiato nella cella di memoria indirizzata dalcopiato nella cella di memoria indirizzata dal Registro Indirizzi
0
1RI
RDwrite
(N bit )
N-12
35
DISPOSITIVI DI MEMORIADISPOSITIVI DI MEMORIADISPOSITIVI DI MEMORIADISPOSITIVI DI MEMORIA
DISPOSITIVI FISICIS OS S C
• ROM: Read Only Memory (a sola lettura). Non volatili e non scrivibili dall’utente (che la ordinavolatili e non scrivibili dall utente (che la ordina con un certo contenuto); in esse sono contenuti i dati e programmi per inizializzare il sistema
• PROM: Programmable ROM. Si possono scrivere soltanto una volta, mediante particolari apparecchi (detti programmatori di PROM)
36
DISPOSITIVI DI MEMORIA ( )DISPOSITIVI DI MEMORIA ( )DISPOSITIVI DI MEMORIA (segue)DISPOSITIVI DI MEMORIA (segue)
DISPOSITIVI FISICI (segue)S OS S C (segue)
• EPROM: Erasable-Programmable ROM. Si cancellano sottoponendole a raggi ultravioletti)cancellano sottoponendole a raggi ultravioletti)
• EEPROM: Electrically-Erasable-PROM. Si cancellano elettricamentecancellano elettricamente
Il Firmware è costituito da software memorizzato su ROM, EPROM, etc. (codice microprogrammato)
37
DISPOSITIVI DI MEMORIA ( )DISPOSITIVI DI MEMORIA ( )DISPOSITIVI DI MEMORIA (segue)DISPOSITIVI DI MEMORIA (segue)
DISPOSITIVI FISICI (segue)S OS S C (segue)
RAM: Random Access Memory (ad accesso casuale). Su di essa si possono svolgere operazioni sia di lettura che di scrittura
SRAM: Static RAM (veloci e costose)SRAM: Static RAM (veloci e costose)DRAM: Dynamic RAM (più lente e più economiche)
Necessitano di “refresh” periodici affinché mantengano i p gdati
SDRAM: Synchronous Dynamic RAM (più veloci delle DRAM)
DDR SDRAM: Double Data Rate SDRAM…DDR2 RAM: (attualmente le più usate)
38
DDR2 RAM: … (attualmente le più usate)DDR3 RAM: … (attualmente in fase di ampia adozione)
GERARCHIA DELLE MEMORIEGERARCHIA DELLE MEMORIEGERARCHIA DELLE MEMORIEGERARCHIA DELLE MEMORIE
PROBLEMA:PROBLEMA:
Sebbene la RAM sia veloce, non è abbastanza veloce per i moderni processori
REGISTRI
Velocità
p p
REGISTRI
CACHEMemoriaL l
RAM
Locale
MemoriaCentrale
CONSEGUENZA:Centraleil processore perde
tempo ad aspettare l’arrivo dei dati
39Capacità
Memoriadi massa
l arrivo dei dati dalla RAM
MEMORIE CACHE (1)MEMORIE CACHE (1)MEMORIE CACHE (1)MEMORIE CACHE (1)
SOLUZIONE:SOLUZIONE:
Inserire tra processore e RAM una memoria particolarmente veloce (SRAM) dove tenere iparticolarmente veloce (SRAM) dove tenere i dati usati più spesso (memoria cache)
In questo modo,
♦la prima volta che il microprocessore carica dei dati dalla memoria centrale, tali dati vengono caricati anche sulla cache
♦le volte successive, i dati possono essere letti dalla cache (veloce) invece che dalla memoria centrale (più lenta)
40
centrale (più lenta)
MEMORIE CACHE (2)MEMORIE CACHE (2)MEMORIE CACHE (2)MEMORIE CACHE (2)
DUBBIO:DUBBIO:
Ma se abbiamo memorie così veloci, perché non le usiamo per costruireperché non le usiamo per costruire tutta la RAM?
Semplice...perché costano molto!
OGGI, la cache è tipicamente già integrata dentro al processore (cache di I/II livello), e altra può essere
i ( h di II/III li ll )aggiunta (cache di II/III livello)
Nei processori con architettura multi-core (Il termine multi core si usa per descrivere una CPU composta da più di due core ovvero da più nuclei di processori fisici
41
una CPU composta da più di due core, ovvero da più nuclei di processori fisici montati sullo stesso package). ogni singolo core ha la propria cache di I livello, mentre la cache di II livello (sempre integrata) è normalmente condivisa fra i processori
BUS DI SISTEMABUS DI SISTEMABUS DI SISTEMABUS DI SISTEMA
0
1
2
...
232=4294967296
Il Bus di Sistema interconnette la CPU, la memorie e l i t f di iti i if i i (I/O i dile interfacce verso dispositivi periferici (I/O, memoria di massa, etc.)
42
BUS DI SISTEMA (2)BUS DI SISTEMA (2)BUS DI SISTEMA (2)BUS DI SISTEMA (2)
CPU
Bus
Memor ia I/O
Il B ll d ità f i li ll lt
cen t ra leI/O
Il Bus collega due unità funzionali alla volta:• una trasmette…• e l’altra riceve... e l altra riceveIl trasferimento dei dati avviene usualmente sotto il controllo della CPU (funzionamento base)
43
( )
BUS DI SISTEMA (3)BUS DI SISTEMA (3)BUS DI SISTEMA (3)BUS DI SISTEMA (3)
CPU
Bus
Memor ia I/O
ll B è i ltà i i di li di
cen t ra leI/O
ll Bus è in realtà un insieme di linee diverse:• bus dati (data bus)• bus indirizzi (address bus)bus indirizzi (address bus)• bus comandi (command bus)
44
BUS DI SISTEMA (4)BUS DI SISTEMA (4)BUS DI SISTEMA (4)BUS DI SISTEMA (4)
BUS DATIUS• bidirezionale• serve per trasmettere dati dalla memoria o p
viceversa
BUS INDIRIZZIBUS INDIRIZZI• unidirezionale• serve per trasmettere il contenuto del registroserve per trasmettere il contenuto del registro
indirizzi alla memoria(si seleziona una specifica cella su cui viene eseguita o un’operazione di lettura o una operazione di scrittura)
45
BUS DI SISTEMA (5)BUS DI SISTEMA (5)BUS DI SISTEMA (5)BUS DI SISTEMA (5)
BUS COMANDIBUS COMANDI• bidirezionale• tipicamente usato per inviare comandi verso la• tipicamente usato per inviare comandi verso la
memoria (es: lettura o scrittura) o verso una periferica (es. stampa verso la stampante →p ( p pinterfaccia)
• può essere usato in alcuni casi per inviare comandi verso il processore
46
INTERFACCE DI I/OINTERFACCE DI I/OINTERFACCE DI I/OINTERFACCE DI I/O
Una interfacciaè un dispositivo che consenteche consente all’elaboratore di comunicare con una periferica(tastiere, mouse, di hi i lidischi, terminali, stampanti, ...)Le interfacce sono molto
di t l didiverse tra loro e dipen-dono dal tipo di unità perife-rica da connettere
47
rica da connettere
OLTRE l hi di V NOLTRE l hi di V NOLTRE la macchina di Von NeumannOLTRE la macchina di Von Neumann
Problema: nella Macchina di Von Neumann le• Problema: nella Macchina di Von Neumann le operazioni sono strettamente sequenziali
• Altre soluzioni introducono forme di parallelismo• Altre soluzioni introducono forme di parallelismo• processori dedicati (coprocessori) al calcolo
numerico, alla gestione della grafica, all’I/Onumerico, alla gestione della grafica, all I/O• esecuzione in parallelo delle varie fasi di
un’istruzione: mentre se ne esegue una, si acquisiscono e decodificano le istruzioni successive (pipeline)
hit tt l t t di i t i• architetture completamente diverse: sistemi multi-processore, macchine dataflow, reti neurali
48
neurali, …