Date post: | 02-May-2015 |
Category: |
Documents |
Upload: | zita-d-andrea |
View: | 213 times |
Download: | 0 times |
Architetture di Calcolo SpecializzateArchitetture di Calcolo Specializzate
Informazioni GeneraliInformazioni Generali
INFORMAZIONI GENERALIINFORMAZIONI GENERALI
Web site: http://www.saap.it/pasqualederuvo/
Att. Didattica Ins. Universitario A.A.2010-11
E-mail: [email protected]
Ing. Pasquale de Ruvo
PROGRAMMA
BACHECA - APPELLI
RISORSE - Lezioni &
Lab
Menu:
Modalità di EsameModalità di Esame
L'esame può essere svolto in due tipologie alternative a scelta dello studente.
Prova di esame composta da un scritto atto a verificare la capacità progettuale del candidato seguito da un breve colloquio orale (facoltativo).É strettamente consigliato il conseguimento di una valutazione soddisfacente per accedere alla parte orale dell'esame. Per sostenere una prova di esame è obbligatoria la prenotazione elettronica.
I.
Prova di esame classica composta da un colloquio orale.Tale prova di esame va concordata con il docente.
II.
ProgrammaProgramma
I. Richiami sulle Architetture di Processori
II. Processore Didattico DLX
III. Digital Signal Processor TMS220 Family
IV. General Purpose – GPU NVIDIA Core
V. Logiche Programmabili FPGA based
Architettura dei MicroprocessoriArchitettura dei Microprocessori
OverviewOverview
MicroprocessoreMicroprocessoreArchitettura Von Neumann
External MEMORY
CPU
DataInstruction
Lo schema si basa su cinque componenti fondamentali:• CPU o unità di lavoro che si divide a sua volta in : 1. Unità operativa, nella quale uno dei sottosistemi più rilevanti è l‘ALU (Arithmetic Logic Unit)
2. Unità di controllo CU (Control Unit)3. Memoria Interna (Registri, Stack Mem. Etc.)
• Unità di memoria, intesa come memoria principale (RAM - Random Access Memory) • Unità di input, tramite la quale i dati vengono inseriti nel calcolatore per essere elaborati • Unità di output, necessaria affinché i dati elaborati possano essere restituiti all'operatore • Bus, un canale che collega tutti i componenti fra loro
Microprocessor
Internal MEMORY
MicroprocessoreMicroprocessoreArchitettura HARVARD
Separa la memoria dedicata a contenere il programma da quella utilizzata dal traffico
dati
Aumenta la banda verso la
Memoria
CPU
MicroprocessoreMicroprocessoreArchitettura DELUXE
C.O. Op.1 Op.2 Dest
C.O.
Op.1
Op.2
Dest
ADD R1 #5 R3
R1
#5
R3
R1
R3
CU
MicroprocessoreMicroprocessoreArchitettura DSP-TI
Instruction Data
ALU1 ALU2
SubALU
DSP-TI
CU
L1 S1 M1 D1 L2 S2 M2 D2
IR
MicroprocessoreMicroprocessoreArchitettura Dual-Core
Core 1
Core 2
?Multithreading
Esegue più Thread in parallelo
Sistema di ProcessoriSistema di ProcessoriArchitettura di Calcolo
ParalleloSistema di CalcoloMATLAB
DISTRIBUTEDCOMPUTING
Interfaccia
ToolboxDistributedComputing
EngineDistributedComputing 1 Scheduler + N Worker
Pipeline graficaPipeline graficaArchitettura GPU
System on ChipSystem on ChipArchitettura FPGA
ARM
ARM
Periferiche
Periferiche
Periferiche
Periferiche
RAM RAM RAM
RAM
RAM
RAM RAMRAM RAM
Coprocessore Matematico
Coprocessore Matematico