7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
1/83
Esperienza 1
Rilievo della caratteristica V-Adi un diodo a giunzione
Il diodo un dispositivo elettronico di tipo passivo, non lineare, a due terminali(bipolo), la cui funzione consentire il passaggio della corrente elettrica in unadirezione e bloccarla interamente nella direzione opposta. Il diodo a giunzione p-n realizzato con cristalli di silicio (un semiconduttore tetravalente) drogati per mezzodellintroduzione di alcune impurit (ossia atomi dierenti rispetto a uelli costituenti ilreticolo). !d unestremit del componente, denominata zona"p, tali impurit sonorappresentate da atomi di boro (un elemento trivalente), mentre in corrispondenzadellaltra estremit, c#iamata zona"n, vi sono atomi di fosforo (un elementopentavalente). Interposta fra ueste due aree, vi una piccola regione di transizione,in cui il drogaggio del semiconduttore varia bruscamente da un tipo allaltro$ essaprende il nome di giunzionep-n. Il processo di drogaggio modi%ca drasticamente lepropriet elettric#e del silicio, la sua conduttivit viene infatti incrementata in maniera
notevole. In uesta esperienza, stato esaminato il comportamento di un semplicecircuito contenente un diodo, confrontando i dati sperimentali con uelli forniti da unameticolosa analisi teorica. In particolare, si cercato di veri%care sperimentalmentelautenticit della seguente relazione matematica (caratteristica V-A del diodo), c#e
lega la corrente ID circolante nel dispositivo alla tensione VD stabilitasi ai suoi
terminali$
ID=IS ( eVD /VT1 )
dove IS la corrente di saturazione inversa (c#e dipende dalla temperatura e da
alcune caratteristic#e del componente), VT la tensione termica (c#e vale circa
26mV a temperatura ambiente), ed un parametro adimensionale il cui
valore, generalmente compreso tra & e ', varia a seconda del materiale e dellastruttura %sica del diodo.
Analisi dei dati
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
2/83
na volta realizzato il circuito mostrato in %gura, stato variato ad intervalli pi o
meno regolari il valore della tensione di alimentazione VE (tensione continua in
ingresso) e, per ciascuno di essi, sono stati misurati i corrispondenti valori della
corrente ID circolante nella rete e uelli della dierenza di potenziale VD
stabilitasi tra le due estremit del diodo. *a seguente tabella riporta i dati ottenuti pervia sperimentale. *errore sulle correnti stato determinato dividendo per + il valoredel fondoscala dellamperometro analogico (essendo la sua scala suddivisa in +parti), mentre lerrore sulle tensioni stato valutato sulla base della sensibilit delmultimetro digitale, a seconda del fondoscala utilizzato.
Sperimentali Teorici
ID(mA ) (mA ) VD(V) (V) VD ,TH(V)
0.1 0.01 0.496 0.001 0.659
0.2 0.01 0.529 0.001 0.677
0.3 0.01 0.549 0.001 0.67
0.4 0.01 0.563 0.001 0.695
0.45 0.01 0.569 0.001 0.69
0.5 0.01 0.579 0.001 0.700
0.7 0.01 0.594 0.001 0.709
1.0 0.01 0.611 0.001 0.71
1.1 0.01 0.632 0.001 0.721
4.5 0.01 0.64 0.001 0.75
7.0 1 0.716 0.001 0.769
10 1 0.73 0.001 0.77
11 1 0.741 0.001 0.71
20 1 0.72 0.001 0.796
25 1 0.79 0.001 0.02
30 1 0.11 0.001 0.07
40 1 0.36 0.001 0.14
47 1 0.50 0.001 0.19
60 10 0.7 0.001 0.25
70 10 0.905 0.001 0.29
0 10 0.922 0.001 0.32100 10 0.946 0.001 0.3
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
3/83
-ellultima colonna della tabella sono indicati i valori attesi per la dierenza di
potenziale VD , ricavati applicando le seguenti modalit$ per ogni dato numerico
sperimentale relativo alla corrente ID circolante nella maglia, si calcolato il
corrispondente valore teorico VD ,t h della tensione ai capi del diodo, semplicemente
invertendo la legge matematica c#e lega ID a VD $
VD ,t h=VTln (IDIS )
avendo assunto =1 ed IS=1pA . Il raronto tra dati teorici e sperimentali
stato eettuato sulle tensioni anzic# sulle correnti in uanto il primo metodo risultageneralmente pi agevole rispetto al secondo. -el seguente gra%co sono riportati gli
andamenti teorici e sperimentali della corrente ID al variare della tensione VD ,
con laggiunta dellanaloga curva fornita dal programma di simulazione /0pice,mediante il uale il circuito stato simulato.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
4/83
Analisi teorica
1sservando il precedente diagramma, appare subito evidente una netta discrepanzatra la curva teorica e uella sperimentale, sia nella regione pi bassa, incorrispondenza delle relative ginocc#ia, sia in uella pi alta. /er ovviare (almeno inparte) al problema, si provveduto allallineamento dei gra%ci operando un
ra2namento del parametro IS $ procedendo per tentativi, stato variato il valore
della corrente inversa di saturazione (lasciando inalterato uello relativo al parametro
), %no al conseguimento della migliore sovrapposizione possibile della curva
teorica con uella sperimentale. 3ale circostanza si veri%cata per IS15pA . -ella
tabella seguente, i nuovi valori numerici per VD ,t h (calcolati dalla formula
precedente, avendo utilizzato per IS il valore appena determinato) sono a2ancati ai
corrispondenti dati misurati in precedenza, mentre nel gra%co susseguente possibilenotare come la sovrapposizione dei due andamenti sia visibile solo in prossimit dellerispettive ginocc#ia.
Sperimentali Teorici
ID(mA ) (mA ) VD(V) (V) VD ,TH(V)
0.1 0.01 0.496 0.001 0.59
0.2 0.01 0.529 0.001 0.607
0.3 0.01 0.549 0.001 0.617
0.4 0.01 0.563 0.001 0.625
0.45 0.01 0.569 0.001 0.62
0.5 0.01 0.579 0.001 0.631
0.7 0.01 0.594 0.001 0.640
1.0 0.01 0.611 0.001 0.649
1.1 0.01 0.632 0.001 0.651
4.5 0.01 0.64 0.001 0.6
7.0 1 0.716 0.001 0.699
10 1 0.73 0.001 0.709
11 1 0.741 0.001 0.711
20 1 0.72 0.001 0.727
25 1 0.79 0.001 0.732
30 1 0.11 0.001 0.737
40 1 0.36 0.001 0.74547 1 0.50 0.001 0.749
60 10 0.7 0.001 0.755
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
5/83
70 10 0.905 0.001 0.759
0 10 0.922 0.001 0.763
100 10 0.946 0.001 0.769
!l %ne di ottenere unulteriore e de%nitiva correzione del modello teorico della rete, stata c#iamata in causa la resistenza o#mica del diodo. /er farne una stima, si
dapprima rappresentato in un gra%co landamento della corrente ID misurata in
precedenza in funzione dello scostamento VD del valore della tensione
sperimentale rispetto allanalogo teorico ( VD=VDVD ,t h ) . -elleettuare tale
analisi, stata scelta la regione delle curve caratteristic#e in cui lo scarto maggiore,
ossia al di sopra delle ginocc#ia (per correnti variabili tra 10mA e 100mA ). Il
coe2ciente angolare della retta c#e meglio interpola uesti dati stato assunto come
reciproco della resistenza o#mica R del diodo. 0i osservi c#e uestultima non
coincidente con la resistenza R interposta tra il generatore di tensione e il diodo, la
uale costituisce un ben de%nito componente materiale del circuito in esame. *a
resistenza R un parametro c#e interviene solo in corrispondenza di tensioni
relativamente elevate, al di sopra del ginocc#io, dove il diodo manifesta uncomportamento essenzialmente o#mico. 4ome mostra il seguente gra%co, il valore
c#e uesta analisi conferisce ad R pari a
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
6/83
R1.75
! uesto punto, si ricalcolato il valore teorico della tensione ai capi del diodo,
aggiungendo al VD ,t h precedentemente determinato la caduta di potenziale dovuta
al passaggio della corrente ID attraverso la resistenza R (la uale, secondo il
modello statico del diodo, andrebbe collocata in serie al diodo stesso), ottenendo diconseguenza il nuovo parametro
VD ,new=VD , t h+RID
I valori numerici cos5 ricavati per VD ,new sono raccolti nella seguente tabella e sono
confrontati con gli analog#i per VD ,th ricavati in precedenza. -el gra%co successivo,
simile ai precedenti, possibile notare come la sovrapposizione della curva teorica conuella sperimentale sia ora abbastanza e2cace in tutte le regioni di interesse. ! taleproposito, si certamente rivelata fondamentale lintroduzione della resistenza
o#mica del diodo e la modi%ca del valore della corrente inversa di saturazione IS $ la
prima #a avuto eetti sulla pendenza della curva caratteristica nella regione dellecorrenti pi elevate, mentre la variazione della seconda servita per una correttasovrapposizione della curva teorica con uella sperimentale in corrispondenza dellerelative ginocc#ia.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
7/83
Sperimentali Teorici
ID(mA ) (mA ) VD(V) (V) VD ,TH(V) VD ,new(V)
0.1 0.01 0.496 0.001 0.59 0.59
0.2 0.01 0.529 0.001 0.607 0.6070.3 0.01 0.549 0.001 0.617 0.61
0.4 0.01 0.563 0.001 0.625 0.626
0.45 0.01 0.569 0.001 0.62 0.629
0.5 0.01 0.579 0.001 0.631 0.632
0.7 0.01 0.594 0.001 0.640 0.641
1.0 0.01 0.611 0.001 0.649 0.651
1.1 0.01 0.632 0.001 0.651 0.653
4.5 0.01 0.64 0.001 0.6 0.696
7.0 1 0.716 0.001 0.699 0.712
10 1 0.73 0.001 0.709 0.726
11 1 0.741 0.001 0.711 0.730
20 1 0.72 0.001 0.727 0.762
25 1 0.79 0.001 0.732 0.776
30 1 0.11 0.001 0.737 0.790
40 1 0.36 0.001 0.745 0.15
47 1 0.50 0.001 0.749 0.31
60 10 0.7 0.001 0.755 0.60
70 10 0.905 0.001 0.759 0.2
0 10 0.922 0.001 0.763 0.903
100 10 0.946 0.001 0.769 0.943
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
8/83
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
9/83
Esperienza 2
Studio del diodo comerettifcatore
0i de%niscono retti%catori (o raddrizzatori) uei particolari circuiti il cui principaleeetto lasciar passare invariata la forma donda associata ad un segnale sotto certecondizioni, e azzerarla (o, in alcuni casi, modi%carla) sotto altre limitazioni. *o scopobasilare di ueste reti elettric#e, generalmente contenenti uno o pi diodi, lacostruzione di generatori di tensione continua. In uesta esperienza sono statirealizzati due tipi di raddrizzatori$ il primo, detto a una semionda, sopprime la partenegativa del segnale in ingresso lasciando inalterata uella positiva, mentre ilsecondo, denominato a ponte, in grado di invertire la componente negativa delsegnale. 6uestultima con%gurazione stata inoltre analizzata nelle sue due versioni,con e senza %ltro.
!etti"catore a #na semionda
4ome primo passo, stato montato il circuito mostrato in %gura, prelevando il segnale
in uscita ai capi della resistenza di carico RL . In ingresso presente una tensione
alternata, acuisita connettendo la basetta ad un trasformatore collegato alla rete
elettrica domestica, la uale fornisce una tensione sinusoidale di 220Volt alla
freuenza di 50Hz . 6uesto strumento #a il duplice scopo di scalare lampiezza della
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
10/83
tensione di rete al valore desiderato (9Volt) e di isolare il circuito dalla rete stessa
per ragioni di sicurezza. *a corrente uindi erogata scorre nella serie costituita dal
diodo D1 e dalla resistenza RL . In generale, se la dierenza di potenziale
applicata ai capi del diodo supera il valore di soglia V0.5V , uestultimo in
conduzione ed ore una piccola resistenza al passaggio della corrente. 7altra parte,uando la dierenza di potenziale inferiore al valore di soglia, il diodo ininterdizione ed ore unimpedenza elevatissima al transito della corrente (viene uindimodellato da un circuito aperto). 7i conseguenza, se in ingresso viene applicato unsegnale di forma sinusoidale, il diodo consente il passaggio delle sole semiondepositive (lasciandole pressoc# inalterate), inibendo invece uelle negative. *a %guraseguente ore una rappresentazione gra%ca circa lazione del componente sulla formadonda associata al segnale in ingresso.
8ormalmente, la tensione in uscita (prelevata ai capi del carico RL ) varia nel tempo
in base alla seguente legge funzionale$
vL ( t)=Vm sin ( t)
se 0 t , mentre nulla nellaltro semiperiodo (la pulsazione coincide con
uella attribuita al segnale in ingresso). Il suo valore medio, calcolato nellarco di un
intero periodo, pertanto
Vd= 1
2 0
2
vL ( t)dt=Vm
*a corrente circolante nella resistenza RL cambia nel tempo seguendo la stessa
legge con cui varia la dierenza di potenziale ai suoi capi, annullandosi perci9 incorrispondenza della semionda negativa di tensione, ed essendo pari a
!L ( t)=Im sin ( t)
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
11/83
in corrispondenza di uella positiva (0 t ) . Il suo valore medio, valutato
nellarco di un intero periodo, uindi
Id= 1
20
2
!L (t) dt=Im
=Vd
RL
: importante sottolineare c#e nello svolgimento di uesta analisi teorica statatrascurata la resistenza interna del diodo (molto piccola rispetto alla resistenza di
carico RL ). 0i de%niscono in%ne i seguenti due parametri, c#e uanti%cano
ulteriormente le prestazioni del circuito in esame$ la tensione e2cace ai capi del
carico RL
V"m#= 12 02
vL2 ( t) dt=
Vm
2
misurabile da tutti i tester digitali a vero valore e2cace, ed il fattore di ronzio
"=V$
Vd
dove V$ rappresenta il valore e2cace relativo alla sola componente alternata della
tensione sul carico (la cosiddetta alternanza residua), mentre Vd la tensione
continua sullo stesso (precedentemente de%nita come valore medio della funzione
vL ( t) nellarco di un intero periodo e misurabile direttamente attraverso ualsiasi
tester digitale). 0i pu9 dimostrare la validit della seguente relazione$
"=
(V"m#
Vd )2
1
0eguendo ora la procedura indicata sul foglio di lavoro, al variare della resistenza di
carico RL sono stati misurati con il tester digitale il valore medio Vd della
tensione ai suoi capi e uello Id della corrente circolante in essa. Inoltre, stata
visualizzata sul displa; delloscilloscopio la forma donda associata al segnale in uscita
ed stato misurato il suo valore massimo Vm . I dati sperimentali, a2ancati dai
relativi errori di misura, sono tabulati di seguito.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
12/83
determinati sulla base della sensibilit del tester digitale e delloscilloscopio, aseconda del fondoscala utilizzato.
RL ( ) Vd (V) % & # & (V) (V) Id (mA ) % & # & (mA ) (V) Vm(V) (V)100 2.65 20 0.01 24 50 1 .56 0.4
470 2.71 20 0.01 5 50 1 .64 0.4
1200 2.74 20 0.01 2.1 5 0.1 .72 0.4
10000 2.7 20 0.01 0.26 0.5 0.01 .0 0.4
100000 2.5 20 0.01 0.02 0.05 0.001 .96 0.4
*a tabella successiva contiene invece le informazioni riguardanti i valori teorici della
tensione Vd ai capi della resistenza RL , della tensione e2cace V"m# e del
fattore di ronzio " , tutti calcolati sfruttando le formule enunciate in precedenza ed
appoggiandosi alle misure gi eettuate.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
13/83
!etti"catore a ponte senza "ltro
*a seconda fase dellesperienza consistita nella realizzazione del circuito mostrato in%gura, c#e sostanzialmente identico al precedente, eccezion fatta per la presenza di
un ponte di diodi (uattro diodi disposti in con%gurazione detta a ponte di
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
14/83
6uesta particolare struttura consente di ottenere in uscita, nuovamente ai capi della
resistenza RL , un segnale composto di sole semionde positive (doppia semionda).
7i fatti, uando la tensione sinusoidale in uscita dal trasformatore positiva (primosemiperiodo), una coppia di diodi disposti parallelamente nel ponte in conduzione,mentre laltra coppia in interdizione, generando cos5 la prima semionda. -elmomento in cui la tensione in uscita dal trasformatore diventa negativa (secondosemiperiodo), le due coppie di diodi paralleli si scambiano i ruoli, dando cos5 origine aduna nuova semionda positiva, identica alla precedente. In %gura mostrato leetto diuesto componente sul segnale sinusoidale in entrata.
*a legge funzionale con cui varia nel tempo la dierenza di potenziale ai capi del
carico RL ora
vL ( t)=Vm|sin ( t)|
per ogni 0 t 2 . 4onservando le stesse de%nizioni matematic#e per le
grandezze %sic#e introdotte in precedenza, si #a c#e in uesta particolare tipologia diretti%catore, a causa della doppia semionda positiva in sostituzione di uella singola, i
rispettivi valori numerici si modi%cano come segue$
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
15/83
Vd=2Vm
Id=
2Im
=
Vd
RLV"m#=
Vm
2
!doperando uindi le medesime modalit del retti%catore ad una semionda per
lacuisizione delle misure e per la determinazione dei relativi errori, sono stati ricavatii seguenti dati sperimentali e teorici, susseguiti dai gra%ci indicanti gli andamenti di
Vm , Vd , Vd , th ed " in funzione della corrente Id .
RL ( ) Vd (V) % & # & (V) (V) Id(mA ) % & # & (mA ) (V) Vm(V) (V)
100 4.73 20 0.01 44 50 1 7.92 0.4
470 4.3 20 0.01 10 50 1 .0 0.4
1200 4.92 20 0.01 3.9 5 0.1 .24 0.410000 5.09 20 0.01 0.4 0.5 0.01 .40 0.4
100000 5.30 20 0.01 0.05 0.5 0.01 .64 0.4
RL ( ) Vd ,th (V) (V) V"m# (V) ( V) " "
100 5.042 0.255 5.60 0.2 0.63 0.11470 5.144 0.255 5.71 0.2 0.63 0.11
1200 5.246 0.255 5.3 0.2 0.63 0.11
10000 5.34 0.255 5.94 0.2 0.60 0.11
100000 5.500 0.255 6.11 0.2 0.57 0.11
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
16/83
!etti"catore a ponte con "ltro
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
17/83
7urante la terza ed ultima parte dellesperienza, stato analizzato il comportamentodi un circuito raddrizzatore nella con%gurazione detta a ponte con %ltro, ottenuta
dalla precedente aggiungendo in parallelo alla resistenza RL un condensatore da
1m' , come illustrato in %gura. -ellimmagine successiva invece rappresentato
landamento temporale della dierenza di potenziale ai capi del parallelo tra RL e
(1 , confrontato con il corrispondente gra%co valido per la tensione uscente dal
ponte di diodi. *a particolare dipendenza funzionale c#e si intravede osservando talediagramma pu9 essere cos5 spiegata$ durante il passaggio della prima semionda ditensione, la dierenza di potenziale ai capi del condensatore (inizialmente scarico) si
porta uasi istantaneamente al suo valore massimo, pari a Vm (picco della
sinusoide). -el momento in cui la tensione in uscita dal ponte incomincia a decrescere,
il condensatore inizia a scaricarsi attraverso la resistenza RL , la cui portata
(100) ) stata scelta arbitrariamente elevata a2nc# il processo di scarica fosse
regolato da una costante di tempo molto pi grande rispetto allanaloga uantitassociata alla fase di carica (virtualmente nulla). 6uesto spiega landamentodecrescente molto lento della curva designante la tensione ai capi del condensatore. Ilprocesso di scarica di uestultimo si interrompe nellistante in cui la dierenza dipotenziale ai suoi capi eguaglia il valore della tensione in uscita dal ponte di diodidurante il passaggio della semionda associata al semiperiodo successivo. Ilcondensatore viene uindi immediatamente ricaricato e, una volta raggiunto per la
tensione il valore massimo Vm , ricomincia una nuova fase di scarica accompagnata
dalle stesse modalit appena esposte.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
18/83
Il segnale in uscita, prelevato ai capi del parallelo tra la resistenza RL ed il
condensatore (1 , stato uindi visualizzato sul displa; delloscilloscopio e
lacuisizione delle misure avvenuta con le stesse modalit enunciateprecedentemente. /er ottenere alcuni dati teorici, si ritenuto necessarioapprossimare la particolare forma del segnale ad unonda triangolare caratterizzata daun periodo eguale alla durata della singola semionda di tensione. *ampiezza del
segnale triangolare, dora innanzi indicata con V" , stata invece misurata per
mezzo delloscilloscopio. 0i pu9 dimostrare c#e, a dierenza dei casi precedenti (in cui
si avuto a c#e fare solo con forme donda sinusoidali), il valore e2caceV
$
relativo allalternanza residua sul carico RL valutabile come
V$= V"
23
Il fattore di ronzio " stato invece determinato applicando la sua de%nizione
matematica$
"=V$
Vd
mentre per il valore teorico della tensione continua Vd sul carico stata utilizzata
la seguente formula$
Vd , th=VmV"
2
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
19/83
c#e sfrutta alcune propriet delle forme donda triangolari. I dati sperimentali,a2ancati dai relativi errori di misura, sono riportati nelle seguenti due tabelle.
0uccessivamente, vengono illustrati gli andamenti sperimentali e teorici di Vm ,
Vd
,
Vd , th
ed
"
in funzione della corrente
Id
.
RL ( ) Vd (V) % & # & (V) (V) Id(mA ) % & # & (mA ) (V) V"(V) (V)
100 7.46 20 0.01 60 500 10 0.46 0.02
470 7.69 20 0.01 16 50 1 0.106 0.004
1200 7.1 20 0.01 6 50 1 0.0496 0.004
10000 .05 20 0.01 0.7 5 0.1 0.00 0.004
100000 .20 20 0.01 0.07 0.5 0.01 0.004 0.004
RL ( ) Vd,th (V) (V) V$(V) (V) " "
100 7.722 0.4 0.132 0.006 0.0176 0.000
470 7.957 0.4 0.031 0.001 0.0040 0.0002
1200 .205 0.4 0.014 0.001 0.001 0.0001
10000 .396 0.4 0.003 0.001 0.0003 0.0001100000 .51 0.4 0.001 0.001 0.0002 0.0001
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
20/83
In%ne, servendosi del programma di simulazione /0pice, stato costruito un ultimogra%co (di seguito ui illustrato) in cui si sono riportati gli andamenti simulati della
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
21/83
tensione Vd in funzione della corrente Id nelle tre diverse con%gurazioni di
raddrizzatore %n ui esaminate. /er ottenere tali curve si inserito (nella simulazione)
al posto del carico RL un potenziometro, il valore della cui resistenza stato
utilizzato come variabile allinterno dellanalisi parametrica.
Esperienza 3
Analisi DC e AC di unamplifcatore emitter comune
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
22/83
In uesta esperienza si analizzato il comportamento di un ampli%catore a transistornella con%gurazione denominata emettitore comune, sia in regime 74 c#e in regime!4. 3ale studio stato condotto eettuando un rigoroso confronto tra misuresperimentali, dati forniti da un simulatore e valori ricavati da unaccurata analisiteorica.
Analisi in %&
Inizialmente, il circuito rappresentato nella precedente %gura stato simulatoattraverso il programma di simulazione /0pice, e i dati cos5 ottenuti sono serviticome linee guida per le misure al banco. In particolare, grazie a uesta analisi, statopossibile calcolare il valore del parametro pi importante relativo al transistor inesame, uello caratterizzante la sua capacit di ampli%care$
*=I(
I+
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
23/83
dove I( ed I+ rappresentano le correnti continue rispettivamente entranti nel
collettore e nella base del transistor (modello a giunzione, di tipo '(').0uccessivamente, il circuito stato montato al banco e sono state misurate le tensionie le correnti continue in vari punti, utilizzando il tester digitale e lamperometro
analogico a disposizione. I dati sperimentali cos5 ottenuti sono stati uindi confrontaticon uelli ricavati dalla precedente simulazione. In particolare, durante la fase di
montaggio, stato anc#e misurato il valore del parametro * del transistor
mediante il tester digitale. !ttuando una speci%ca analisi del circuito in esame (diseguito ui esposta), sono stati inoltre calcolati i valori teorici relativi alle grandezzeappena citate.
*analisi teorica in regime 74 prevede la passivazione del generatore di tensionealternata e lesclusione di tutti i condensatori presenti nel circuito (infatti, essi oronoalla componente continua della corrente unimpedenza di valore in%nito). Il transistor stato sostituito dal suo modello statico, avendo assunto la dierenza di potenziale tra
base ed emettitore costante e pari a V+E=0.7V , mentre per uel c#e concerne il
valore del parametro * , stato utilizzato uello misurato attraverso il multimetro
digitale. Il circuito euivalente in regime 74 pertanto rappresentato nella seguente%gura, susseguito dal sistema di euazioni lineari ricavate dallanalisi delle tre maglie.
VdI1R1(I1I+)R3=0
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
24/83
V+E+I1R1* I+R2V(E=0
V+E(I1I+ )R3+ (*+1 )I+(R4+R5)=0
*e tre incognite del sistema sono le correnti I1 (circolante nella resistenza R1 ) ed
I+ (corrente di base del transistor), e la dierenza di potenziale V(E instauratasi
tra collettore ed emettitore. *a seguente tabella riporta i valori numerici relativi allecorrenti circolanti nel transistor e alle tensioni stabilitesi ai suoi terminali. 0onoesposti, nellordine, i dati sperimentali (a2ancati dai rispettivi errori di misura), uelliottenuti dalla simulazione ed in%ne i dati risultanti dallanalisi teorica. *errore sullecorrenti stato determinato dividendo per + il valore del fondoscaladellamperometro analogico (essendo la sua scala suddivisa in + parti), mentre
lerrore sulle tensioni stato valutato sulla base della sensibilit del tester digitale, aseconda del fondoscala utilizzato.
Sperimentali Sim#lati Teorici
% & # & (V) ( V)
V((V) 11.14 20 0.01 10.91 10.95
VE(V) 4.64 20 0.01 4.52 4.5
V+(V) 5.27 20 0.01 5.209 5.19
% & # & ( mA ) (mA )
I((mA ) 3.7 5 0.1 4.094 4.05
IE(mA ) 3.9 5 0.1 4.117 4.0
I+
(mA )0.026 0.05 0.001 0.023 0.027
: di seguito riportato un confronto tra i valori numerici relativi al parametro * del
transistor ricavati, nellordine, sperimentalmente (eettuando il rapporto I(/I+ tra
le correnti di collettore e di base, entrambe misurate con lamperometro analogico),direttamente (inserendo il transistor negli appositi agganci del tester digitale e
leggendo il valore di * sul displa;) e dalla simulazione. *errore sul valore
sperimentale stato determinato partendo dai rispettivi errori sulle correnti ed
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
25/83
applicando la relativa formula di propagazione, mentre lincertezza sul valore misuratoper via diretta sul tester tiene conto della sensibilit dello strumento.
Sperimentale )is#rato Sim#lato
(* ) (* )
I(/I+ 150 6.93 135 1 177.5
Analisi in A&
-ella seconda parte dellesperienza, stata eettuata unanalisi della rete in regime!4, inviando in ingresso un segnale di tensione sinusoidale avente unampiezza pari a
circa 50mV picco"picco ed una freuenza variabile tra 10Hz e 10Hz .
=ssendo lampli%catore in con%gurazione emettitore comune, il segnale in uscita
stato prelevato sul ramo del collettore, ai capi della resistenza R6 , ed stato
visualizzato sul displa; delloscilloscopio. !nc#e il segnale in ingresso statoriprodotto attraverso loscilloscopio al %ne di misurare la sua reale ampiezza, la ualerisulta leggermente inferiore rispetto a uella impostata sul generatore di segnale, acausa della resistenza interna di uestultimo. -ella seguente tabella sono riportati idati sperimentali relativi, nellordine, alla freuenza del segnale in ingresso, alla suareale ampiezza picco"picco, allampiezza del segnale prelevato in uscita e al guadagno
di ampli%cazione (Av=vo/ v! ) .
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
26/83
500000 0.045 0.02 0.004 0.37 0.1 0.02 .304 0.65
1000000 0.044 0.02 0.004 0.36 0.1 0.02 .273 0.79
5000000 0.045 0.02 0.004 0.31 0.1 0.02 6.75 0.759
1000000
0 0.033 0.02 0.004 0.20 0.1 0.02 5.976 0.950
0i svolta anc#e in regime !4 unanalisi teorica in media banda per determinare non
soltanto il guadagno di tensione A v , ma anc#e la resistenza in ingresso R! e
uella in uscita Ro dellampli%catore. /er eettuare tale studio, necessario
passivare il generatore di tensione continua, sostituire tutti i condensatori presenti conun cortocircuito (in media banda, infatti, essi orono unimpedenza trascurabile alpassaggio della componente alternata della corrente) e sostituire al transistor il suo
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
27/83
modello dinamico. Il circuito euivalente in regime !4 rappresentato nella %guraseguente.
In uesto particolare modello, .m=I(/VT la transconduttanza del transistor c#e
si ricava dalla conoscenza del suo punto di lavoro (#a il pregio di essere indipendente
dalla freuenza del segnale), VT la tensione termica c#e vale circa 26mV a
temperatura ambiente, "/e=* /.m la resistenza dinamica tra la base e
lemettitore del transistor, mentre !=* !/=.m v/e la corrente di collettore c#e
viene rappresentata mediante un generatore di corrente dipendente dalla tensione
v/e (instauratasi ai capi di "/e ). 0i noti c#e lemettitore collegato a massa
tramite la resistenza R4 . I valori numerici dei parametri caratterizzanti uesto
modello sono dunue ricavabili dai dati sperimentali precedentemente ricavatieettuando le misurazioni in regime 74. 3rascurando gli errori di misura ed
assegnando a * il valore determinato attraverso il multimetro digitale, essi sono
pari a
.m=156mA /V " /e=968
e sono impiegabili per ottenere una stima teorica del guadagno di tensione.>isolvendo infatti le euazioni relative al circuito euivalente in regime !4 in media
banda, ed indicando con v # lampiezza del segnale in ingresso, si #a c#e
v/e=
"/e v#
"/e+(*+1 )R4
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
28/83
*a tensione in uscita (prelevata ai capi della resistenza R6 ) uindi
vo=.m v/e(R2R6 )
ed il guadagno di ampli%cazione
Av=vo
v#=.m v/e (R2R6 )
v#=* (R2R6 )"/e+ (*+1 )R4
=8.50
-ellanalisi sperimentale, si visto c#e il guadagno di tensione in media banda siassesta intorno al valore ?.@, in buon accordo con uello teorico appena calcolato. Ilsegno negativo indica semplicemente c#e la tensione in uscita invertita rispetto auella in ingresso, cio sfasata di &?A. Il modello dinamico del transistor in media
banda funziona uindi abbastanza correttamente.
I valori delle resistenze in ingresso R! e in uscita Ro si possono anc#essi
determinare teoricamente a partire dal modello dinamico dellampli%catore in mediabanda. Infatti, guardando dentro la rete nei punti in cui il segnale vienerispettivamente inviato e prelevato, si ottengono le seguenti espressioni$
R!=R1R3 ( "/e+(*+1 )R4 )=4.6)
Ro
=R2
=1)
0perimentalmente, entrambe le resistenze sono state misurate applicando ilcosiddetto metodo del dimezzamento. na volta %ssata la freuenza del segnale
sinusoidale in ingresso ( 10)Hz , appartenente alla media banda) e la sua ampiezza,
si connesso un potenziometro in serie al generatore di segnale e se ne variata laresistenza sino allacuisizione in uscita di un segnale avente ampiezza dimezzatarispetto a uello rilevato senza potenziometro (ovviamente, nelle stesse condizioni diampiezza e freuenza relative al segnale in entrata). Il valore della resistenza in
ingresso R! si uindi ottenuto disconnettendo il potenziometro dal circuito in
regime di dimezzamento e misurandone la resistenza con il tester digitale. /er uel
c#e riguarda la resistenza in uscita Ro , si prima staccato il carico RL ed stata
uindi misurata la tensione in uscita a circuito aperto. In seguito, stato connesso un
altro potenziometro in sostituzione di RL e, variando la sua resistenza, si cercato
di visualizzare in uscita un segnale avente ampiezza dimezzata rispetto a uello
ottenuto in precedenza a circuito aperto. Il valore della resistenza in uscita Ro si
uindi conseguito disconnettendo il potenziometro e misurandone la resistenzaattraverso il tester. 6uesta serie di operazioni #a pertanto fornito i seguenti valori perle due resistenze cercate$
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
29/83
R!=(5.3100.01 )) Ro= (1.034 00.001 ) )
in cui gli errori su entrambi i valori numerici sono stati valutati considerando lultimacifra permessa dalla sensibilit del tester, a seconda del fondoscala utilizzato.
)assimo se*nale in in*resso per #scita indistorta
*ultima parte dellesperienza consistita nella ricerca della massima ampiezza delsegnale in ingresso c#e non generasse distorsione alcuna nella forma donda associata
al segnale uscente in media banda. 8issata la freuenza del segnale a 10)Hz ,
stata progressivamente variata la sua ampiezza picco"picco ed stata misurata lacorrispondente grandezza in uscita, %ntantoc# fosse possibile rilevare sul displa;
delloscilloscopio una sinusoide non tagliata. I dati sperimentali sono raccolti nellaseguente tabella. 0uccessivamente presentata la caratteristica di trasferimentodellampli%catore in media banda.
v # (mV) v!(mV) % & # & (mV) (mV) vo(mV) % & # & ( mV) (mV) A v=vo/ v! A
50 47.2 20 4 372 100 20 7.1 0.79
1
100 91.2 20 4 752 100 20 .246 0.42
3
500 44 100 20 3460 500 100 7.723 0.41
1
600 540 100 20 4120 1000 200 7.630 0.46
6
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
30/83
In uestultimo gra%co, i dati sperimentali sono confrontati con gli analog#i provenientidal simulatore. 0i pu9 osservare c#e lultimo dato riportato nella precedente tabellacorrisponde al punto c#e si trova proprio al limite della regione lineare dellacaratteristica. *a pendenza negativa della curva allinterno di tale regione dovuta al
segno negativo c#e caratterizza il valore del guadagno di tensione dellampli%catore,ossia allinversione di polarit del segnale in uscita rispetto a uello in ingresso,elemento distintivo di tutti gli ampli%catori con%gurati ad emitter comune.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
31/83
Esperienza 4
Analisi DC e AC di un
amplifcatore dierenziale
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
32/83
In uesta esperienza stato studiato il funzionamento di un ampli%catore dierenzialenella con%gurazione denominata coppia a BC3, eettuando unanalisi sperimentalesia in regime 74 c#e in regime !4. In %gura illustrata una sc#ematizzazione delcircuito esaminato.
Analisi in %&
n ampli%catore dierenziale una rete elettrica lineare in cui il segnale prelevato inuscita proporzionale alla dierenza dei due segnali inviati in ingresso. *acon%gurazione coppia dierenziale a BC3 consta principalmente di due transistor
bipolari (indicati nella precedente %gura con 11 e 12 ) aventi i rispettivi emettitori
collegati fra loro e polarizzati da un generatore di corrente continua. 6uestultimo
stato realizzato inserendo nel circuito un terzo transistor (13 ) polarizzato in regime
attivo diretto ed usufruendo della corrente circolante nel ramo uscente dal suocollettore. n accorgimento di carattere tecnico consiste nellinserimento di un
potenziometro (in %gura indicato con R12 ) lungo il ramo c#e connette gli emettitori
dei transistor 11 e 12 , al %ne di rendere identica la tensione continua stabilitasi
sui loro collettori. Il modello ideale di un ampli%catore dierenziale prevede infatti c#e
i transistor costituenti la coppia dierenziale siano euivalenti, vale a direcaratterizzati dagli stessi parametri %sici e, di conseguenza, dai medesimi valori ditensione e di corrente. /ertanto, una volta costruito il circuito, sono stati passivati i
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
33/83
due generatori di segnale e, con gli alimentatori 74 in funzione, stata regolata la
resistenza variabile R12 in maniera tale da azzerare la dierenza di potenziale tra i
collettori dei transistor appartenenti alla coppia. 6uesta misura stata eettuata conlausilio del multimetro digitale, impostato sul fondoscala pi sensibile a disposizione.
! bilanciamento compiuto, sono state eseguite le misure delle tensioni e delle correnticontinue nei punti di interesse dei tre transistor. I dati sperimentali, a2ancati dairelativi errori di misura, sono raccolti nella seguente tabella e sono confrontati con glianalog#i simulati attraverso il programma /0pice. *errore sulle correnti statodeterminato dividendo per + il valore del fondoscala dellamperometro analogico(essendo la sua scala suddivisa in + parti), mentre lerrore sulle tensioni statovalutato sulla base della sensibilit del tester digitale, a seconda del fondoscalautilizzato.
Sperimentali Sim#lati
% & # & (V) (V)
V(1 (V) 9.02 20 0.01 .940
VE1 (V) 3.43 20 0.01 3.34
V+1(V) 4.04 20 0.01 3.994
V(2 (V).99 20 0.01 .93
VE2 (V) 3.40 20 0.01 3.362
V+2(V) 4.02 20 0.01 4.003
V(3 (V) 3.36 20 0.01 3.331
VE3 (V) -.02 20 0.01 -.031
V+3(V) -7.56 20 0.01 -7.371
% & # & (mA ) (mA )
I(1(mA ) 0.9 5 0.1 1.060
IE1(mA ) 1.0 5 0.1 1.067
I+1 (mA ) 0.00 0.05 0.001 0.007
I(2(mA ) 0.9 5 0.1 0.5
IE2( mA ) 0.9 5 0.1 0.91
I+2 (mA ) 0.007 0.05 0.001 0.006
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
34/83
I(3(mA ) 2.0 5 0.1 1.95
IE3(mA ) 1. 5 0.1 1.969
I+3 ( mA ) 0.001 0.05 0.001 0.001
Analisi in A&+ *#ada*no di,erenziale
/er eettuare lanalisi del circuito in regime !4 necessario stimolare lampli%catorecon un segnale dierenziale, ovvero inviare due dierenti eccitazioni di tensione incorrispondenza dei due ingressi. n ampli%catore dierenziale difatti una reteconcepita per generare una risposta solo se alimentata da due segnali dierenti,rigettando invece uelli c#e non lo sono. /er acuisire in ingresso due segnali diversitra loro, servendosi di un unico generatore di tensione sinusoidale, stato aggiunto alcircuito originale un ulteriore componente (mostrato nella seguente %gura), costituitoda un ampli%catore ad uno stadio in con%gurazione emettitore comune. Il transistor
introdotto in tale porzione di circuito indicato con 14 . 6uesto nuovo stadio di
ampli%cazione riceve il segnale inviato dal generatore V3 alla prima porta della
coppia dierenziale (ossia al partitore di tensione costituito dalle resistenze R1 ed
R4 ), lo inverte e lo indirizza verso la seconda porta (vale a dire al partitore formato
dalle resistenze R5 ed R7 ). *ungo il ramo uscente dallemettitore del transistor
14 stata inserita una resistenza variabile R17 , il cui valore stato %nemente
regolato allo scopo di ottenere un guadagno di tensione unitario per tale stadio diampli%cazione. In uesto modo, il segnale in ingresso stato completamente invertitosenza essere ampli%cato.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
35/83
7a un punto di vista formale, indicando con v1 e v2 le eccitazioni di tensione
sinusoidali inviate rispettivamente sulla prima e sulla seconda porta della coppia
dierenziale a BC3, si realizzata la con%gurazione rappresentata dalla posizionev2=v1 . 7i conseguenza, risulta
vd=v1v2=2v1
per il segnale dierenziale, e
v=v1+v2
2 =0
per il segnale di modo comune. 7etto uindi vo il segnale in uscita (prelevato sul
collettore del transistor 12 , ai capi della resistenza R2 ), il guadagno dierenziale
ricavato dalla seguente formula$
Ad=vo
vd=
vo
2v1
*a particolare modalit con cui il segnale in uscita vo stato rilevato spesso
c#iamata single"ended. 0perimentalmente, si uindi eettuata una scansione in
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
36/83
freuenza dellintero ampli%catore ed stato misurato il relativo guadagnodierenziale. I dati cos5 raccolti sono riportati nella seguente tabella, mentre nelgra%co successivo illustrato landamento del guadagno dierenziale in funzione dellafreuenza del segnale in ingresso, rarontando i dati sperimentali con uelliprovenienti dalla simulazione su /0pice.
- (Hz ) v !(V) % & # & (V) (V) vo(V) % & # & (V) (V) Av=vo/ v! A
10 0.030
4 0.02
0.00
4 0.464 0.1 0.02 7.632
1.05
7
25 0.029
6 0.02
0.00
4 0.536 0.1 0.02 9.054
1.26
9
50 0.029
6 0.02
0.00
4 0.620 0.1 0.02 10.473
1.45
5
75 0.02
0.02 0.004
0.700 0.5 0.1 12.153 2.421
100 0.029
6 0.02
0.00
4 0.760 0.2 0.04 12.3
1.6
2
250 0.02
0.02
0.00
4 1.010 0.2 0.04 17.535
2$53
2
500 0.02
0 0.02
0.00
4 1.120 0.2 0.04 20.000
2.94
5
750 0.02
0.02
0.00
4 1.140 0.2 0.04 19.792
2.3
5
1000 0.02
0 0.02 0.00
4 1.130 0.2 0.04 20.179 2.97
0
2500 0.02
0 0.02
0.00
4 1.100 0.2 0.04 19.643
2.9
6
5000 0.02
0 0.02
0.00
4 1.100 0.2 0.04 19.643
2.9
6
7500 0.02
0 0.02
0.00
4 1.100 0.2 0.04 19.643
2.9
6
10000 0.02
0 0.02
0.00
4 1.100 0.2 0.04 19.643
2.9
6
25000 0.02
0 0.02
0.00
4 1.100 0.2 0.04 19.643
2.9
6
50000 0.02
0 0.02
0.00
4 1.100 0.2 0.04 19.643
2.9
6
100000 0.02
0.02
0.00
4 1.090 0.2 0.04 1.924
2.71
250000 0.02
0 0.02
0.00
4 1.070 0.2 0.04 19.107
2.2
2
500000 0.02
0 0.02
0.00
4 1.010 0.2 0.04 1.036
2.67
4
750000 0.02
0.02
0.00
4 0.936 0.2 0.04 16.250
2.36
1
1000000 0.02
0 0.02
0.00
4 0.56 0.2 0.04 15.26
2.29
2500000 0.02 0.02 0.00 0.496 0.2 0.04 .57 1.45
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
37/83
0 4 3
5000000 0.02
0 0.02
0.00
4 0.272 0.2 0.04 4.57
0.99
6
7500000 0.025
6 0.02
0.00
4 0.174 0.05 0.01 3.39
0.56
6
10000000
0.0232
0.02 0.004
0.114 0.02 0.004
2.457 0.432
Analisi in A&+ *#ada*no di modo com#ne
7urante la fase successiva dellesperienza, si misurato il guadagno di modocomune, ossia la risposta dellampli%catore ad una coppia di segnali identici tra loro.Il circuito utilizzato per compiere ueste misure illustrato nella %gura seguente. =sso stato realizzato a partire dallanalogo precedente, rimuovendo lintero stadio di
ampli%cazione caratterizzato dalla presenza del transistor 14 , ed inserendo al suo
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
38/83
posto il condensatore (2 . In uesto modo, entrambe le porte appartenenti alla
coppia dierenziale a BC3 sono state stimolate dallo stesso segnale, uello erogato dal
generatore V3 . 7al punto di vista formale, indicando nuovamente con v1 e v2
le eccitazioni di tensione inviate sulle due porte, si realizzata la con%gurazionedelineata dalla posizione v1=v2 . 7i conseguenza, risulta ora
vd=v1v2=0
per il segnale dierenziale, e
v=v1+v2
2 =v1=v2
per il segnale di modo comune. /ertanto, detto vo il segnale in uscita (prelevato
anc#e uesta volta sul collettore del transistor 12 , ai capi della resistenza R2 ), il
guadagno di modo comune dellampli%catore ricavato dalla seguente formula$
A=vo
v=
vo
v1
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
39/83
0perimentalmente, sottoponendo uesta rete ad un segnale di tensione sinusoidale
avente una freuenza pari a 10)Hz ed unampiezza v1 1V , stata misurata
lampiezza del segnale in uscita attraverso loscilloscopio e, rapportando uestultimacon la precedente, si ottenuto il seguente valore sperimentale per il guadagno dimodo comune$
A , # p=(4.400.1) 2104
in buon accordo con lanalogo fornito dal simulatore, pari a
,22104
A
3ali valori molto piccoli confermano dunue la bont della dierenziabilitdellampli%catore, o, per meglio dire, la sua capacit di bloccare tutti i segnali nondierenti tra loro.
&aratteristica di traserimento
*ultima parte dellesperienza consistita nella determinazione della caratteristica di
trasferimento dierenziale dellampli%catore alla freuenza di 50)Hz . *e misure
sono state eettuate adoperando il circuito c#e era stato precedentemente impiegatoper lo studio del guadagno dierenziale. -ella seguente tabella sono elencati tutti idati sperimentali. 0i noti c#e per uanti%care lampiezza del segnale in ingresso stato utilizzato il valore relativo al corrispondente segnale dierenziale, legato al
precedente dalla relazione vd=2v1 . Il gra%co susseguente illustra landamento della
caratteristica dierenziale dellampli%catore, mettendo a confronto i dati sperimentalicon la curva fornita dal simulatore.
vd(V) (V) vo(V) (V)
0.02 0.004 0.3 0.02
0.03 0.004 0.576 0.02
0.04 0.004 0.760 0.04
0.05 0.004 0.92 0.04
0.06 0.004 1.090 0.04
0.07 0.004 1.220 0.04
0.0 0.004 1.350 0.04
0.09 0.004 1.500 0.1
0.10 0.004 1.560 0.10.11 0.004 1.700 0.1
0.13 0.004 1.40 0.1
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
40/83
0.15 0.004 1.940 0.1
0.17 0.004 2.020 0.1
0.19 0.004 2.00 0.1
0.20 0.004 2.120 0.1
0.40 0.004 2.10 0.1
0.50 0.004 2.10 0.10.60 0.004 2.10 0.1
0.70 0.004 2.10 0.1
0.0 0.004 2.10 0.1
0.90 0.004 2.10 0.1
1.00 0.004 2.10 0.1
1.50 0.004 2.10 0.1
2.00 0.004 2.10 0.1
Esperienza 5
Analisi DC e AC di unamplifcatore a JFET inconfgurazione common source
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
41/83
In uesta esperienza si esaminato il comportamento di un ampli%catore monostadioa C8=3 nella con%gurazione denominata common source, sia in regime 74 c#e inregime !4. 3ale studio stato condotto eettuando un rigoroso confronto tra misuresperimentali, valori teorici e, ove possibile, dati forniti da un simulatore.
Analisi in %&
Il particolare modello di transistor utilizzato nellesperienza prende il nome di C8=3(#nction /ield E,ect Transistor) a canale n. Inizialmente, il circuito rappresentatonella precedente %gura stato simulato attraverso il programma /0pice, e i dati cos5
ottenuti (in particolare, la dierenza di potenziale VDS instauratasi tra drain e
source) sono serviti come linee guida per le misure al banco. 0uccessivamente, pereettuare una corretta analisi teorica della rete in regime 74, sono stati misurati dueparametri importantissimi relativi al transistor in esame, ovvero la sua corrente di
saturazione IDSS e la sua tensione di strozzamento V3S,o%% .
IDSS la corrente circolante nel 8=3 uando la dierenza di potenziale V3S tra
gate e source assume valore nullo, ed indipendente dalla tensione VDS . /er
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
42/83
misurarla, stato costruito il semplice circuito mostrato in %gura, collegando a massa
gate e source (di modo c#e risulti V3S=0 ) ed impostando lalimentazione 74 su un
valore tale da generare tra drain e source una dierenza di potenziale VDS pari a
uella fornita in precedenza dal simulatore. 6uestultima stata uindi misurata
attraverso il tester digitale, mentre la corrente IDSS , la uale circola nel ramo
uscente dal drain, stata misurata connettendo in serie alla resistenza R1
lamperometro analogico.
V3S,o%% invece la tensione c#e si manifesta tra gate e source uando la corrente di
drain IDS si annulla (il canale detto strozzato), ed anc#essa indipendente da
VDS . /er determinarla sperimentalmente, il circuito appena illustrato stato
modi%cato come segue, inserendo un generatore di tensione tra il gate e la massa e
mantenendo il source ancorato a uestultima. *asciando invariato il valore di VDS
relativo al caso precedente, la tensione V3S stata regolata in modo tale da
misurare, mediante lamperometro nuovamente connesso in serie alla resistenza R1
ed impostato sul fondoscala pi sensibile a disposizione, una corrente IDS
inapprezzabile. Il valore della tensione V3S c#e realizza tale condizione proprio
V3S,o%% .
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
43/83
-ella tabella seguente sono riportati i dati sperimentali cos5 ottenuti, a2ancati dairelativi errori di misura (c#e sono stati valutati sulla base della sensibilit deglistrumenti a disposizione e del fondoscala utilizzato).
% & # & (mA ) (mA )
IDSS(mA ) 2.9 5 0.1
% & # & (V) (V)
V3S,o%%(V) 1.46 20 0.01
na volta trovati i valori sperimentali per i parametri IDSS e V3S,o%% , uesti sono
stati utilizzati nello svolgimento dellanalisi teorica della rete. ! tal proposito, si fattoriferimento al circuito euivalente in regime 74, nel uale i condensatori sono statisostituiti con dei circuiti aperti (a causa della elevatissima impedenza c#e essi oronoal passaggio della componente continua della corrente) ed il generatore di segnale stato passivato. 0i uindi impostato e risolto il seguente sistema di euazioni lineari
ricavate dallanalisi delle due maglie (avendo approssimato la corrente di gate a zero),con laggiunta della particolare relazione c#e regola landamento della corrente IDS
al variare della tensione V3S (detta caratteristica di trasferimento del 8=3)
V1IDS(R1+R2 )VDS=0
V1R3
R3+R4V3SIDSR2=0
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
44/83
IDS=IDSS(1 V3SV3S,o%%)2
*e tre incognite del sistema sono costituite dalle dierenze di potenziale VDS tra
drain e source e V3S tra gate e source, e dalla corrente di drain IDS (la uale
circola anc#e nel ramo uscente dal source, avendo assunto I3=0 ). Il circuito
iniziale stato uindi montato e sono state misurate le correnti e le tensioni continuenei tre punti di interesse. I dati sperimentali cos5 raccolti, appaiati ai rispettivi errori dimisura e ai corrispondenti valori teorici, sono riportati nella seguente tabella. *erroresulle correnti stato determinato dividendo per + il valore del fondoscaladellamperometro analogico (essendo la sua scala suddivisa in + parti), mentre
lerrore sulle tensioni stato valutato sulla base della sensibilit del tester digitale, aseconda del fondoscala utilizzato. -on stato possibile uesta volta rarontare i datisperimentali e teorici con uelli ottenuti attraverso la simulazione, in uanto il
programma /0pice utilizza per il C8=3 un modello caratterizzato da parametri ( IDSS e
V3S,o%% nello speci%co) dierenti in valore rispetto a uelli misurati in precedenza.
Sperimentali Teorici
% & # & ( V) (V)
V3S(V) 0.2 20 0.01 0.3
VDS(V)4.56 20 0.01 3.36
% & # & (mA ) (mA )
IDS(mA ) 1.2 5 0.1 1.5
Analisi in A&
-ella seconda parte dellesperienza, stata attuata unanalisi della rete in regime !4,inviando sul gate un segnale di tensione sinusoidale avente unampiezza pari a circa
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
45/83
100mV picco"picco ed una freuenza variabile tra 100Hz e 10Hz . =ssendo
lampli%catore in con%gurazione common source, il segnale in uscita stato
prelevato sul ramo del drain, ai capi della resistenza R1 , ed stato visualizzato sul
displa; delloscilloscopio. -ella seguente tabella sono riportati i dati sperimentalirelativi, nellordine, alla freuenza del segnale in ingresso, alla sua ampiezza picco"picco, allampiezza del segnale prelevato in uscita e al guadagno di ampli%cazione
(A v=vo/ v ! ) .
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
46/83
/er ottenere una stima teorica del guadagno di tensione in media banda, dellaresistenza in ingresso e di uella in uscita dellampli%catore, si sostituito al transistoril suo modello dinamico. Il circuito euivalente in regime !4 riportato nella %guraseguente, avendo passivato il generatore di tensione continua e rimpiazzato icondensatori con dei cortocircuiti (in virt della trascurabile impedenza c#e essiorono al passaggio della componente alternata della corrente). Il modello dinamicoper il transistor ad eetto di campo nella con%gurazione common source identico auello associato al transistor BC3 nella modalit emettitore comune, eccezion fattaper il collegamento tra gate e source, il uale, dovendo realizzarsi la condizione
!.=0 (valevole anc#e in regime 74), caratterizzato dalla presenza di una
resistenza elevatissima, virtualmente in%nita. *a corrente di drain invece
rappresentata mediante un generatore di corrente dipendente dalla tensione v .# ,
per mezzo della relazione !d#=.m v .# , in cui il parametro .m , ossia la
transconduttanza del C8=3, ricavabile dai dati inerenti il punto di lavoro ed indipendente dalla freuenza del segnale$
.m=2IDSS
V3S,o%%(1 V3S
V3S,o%%)=32.1mA /V
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
47/83
4onsiderando il circuito euivalente in regime !4, si osserva c#e
v.#
=v#
vo
=.m
v.#
R1
da cui possibile determinare il valore teorico relativo al guadagno di ampli%cazione
Av=vo
v#=.mR1=3.21
Il segno negativo indica c#e il segnale in uscita e uello in ingresso presentanopolarit opposte, cio uno sfasamento di &?A, peculiarit di tutti gli ampli%catori incon%gurazione common source. 0i pu9 osservare c#e il valore assoluto del guadagno
teorico in media banda confrontabile con il corrispondente massimo valoresperimentale, pari a
Av ,#pe"=2.7000.31
I valori teorici relativi alle resistenze in ingresso R! e in uscita Ro sono anc#essi
determinabili a partire dal modello dinamico dellampli%catore in media banda. Infatti,guardando dentro la rete nei punti in cui il segnale viene rispettivamente inviato eprelevato, si ottengono subito le seguenti espressioni$
R!=R3R4=50)
Ro=R1=1)
0perimentalmente, entrambe le resistenze sono state misurate applicando il metodo
del dimezzamento. na volta %ssata la freuenza del segnale in ingresso ( 10)Hz ,
appartenente alla media banda) e la sua ampiezza, si connesso un potenziometro in
serie al generatore di segnale e se ne variata la resistenza sino allacuisizione inuscita di un segnale avente ampiezza dimezzata rispetto a uello rilevato senzapotenziometro (ovviamente, nelle stesse condizioni di ampiezza e freuenza relative al
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
48/83
segnale in entrata). Il valore della resistenza in ingresso R! si uindi ottenuto
disconnettendo il potenziometro dal circuito e misurandone la resistenza mediante il
tester digitale. /er uel c#e riguarda invece la resistenza in uscita Ro , il
potenziometro stato connesso in serie ad un condensatore di disaccoppiamento (pernon perturbare le condizioni 74 della rete) ai capi della resistenza R1 . Dariando la
sua resistenza, si cercato di visualizzare in uscita un segnale caratterizzato daunampiezza dimezzata rispetto a uello ottenuto in precedenza (senza modi%ca
alcuna). Il valore della resistenza in uscita Ro stato uindi conseguito
disconnettendo il potenziometro e misurandone nuovamente la resistenza con ilmultimetro digitale. 6uesta serie di operazioni #a pertanto fornito i seguenti valori perle due resistenze cercate$
R! , # p=(52.200.1 ) ) Ro,#p= (97001 )
c#e sono signi%cativamente in accordo con le corrispondenti uantit ricavatedallanalisi teorica.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
49/83
Esperienza 6
Analisi di un amplifcatoreoperazionale
In uesta esperienza stato analizzato il comportamento di un ampli%catore
operazionale in tre distinte con%gurazioni, eseguendo, per ognuna di esse, unconfronto tra misure sperimentali, dati forniti da un simulatore e valori teorici. In %gura illustrata una sc#ematizzazione del modello del dispositivo utilizzato. 0i tratta
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
50/83
fondamentalmente di un sistema elettronico integrato capace di elaborare un segnaleattraverso tre terminali$ due di ingresso (indicati con i numeri ' e @) e uno di uscita(indicato con E oppure con 13). 0ono presenti anc#e due connettori (F e G) destinatiad altrettante alimentazioni in continua (indispensabili per una adeguataampli%cazione del segnale) e altri due terminali (& e +, o anc#e 10& e 10'
rispettivamente) necessari per il corretto bilanciamento della tensione e della correntedi oset.
&on"*#razione inertente
*a con%gurazione invertente, rappresentata nella %gura seguente, deve il proprionome allinversione di polarit del segnale in uscita rispetto a uello in ingresso (ossiaallo sfasamento di &?A tra le due sinusoidi). =ssa viene realizzata inviando un segnale
nel terminale ' dellampli%catore base (denominato terminale invertente, in uantocaratterizzato dal segno negativo) e collegando a massa il terminale @ (dettoterminale non invertente e contrassegnato dal segno positivo). In generale, essendoloperazionale un ampli%catore con reazione negativa di tensione"parallelo, si pu9dimostrare c#e il suo guadagno ad anello c#iuso, vale a dire il guadagno di tensionec#e si stabilisce in presenza della rete di retroazione (in uesto caso identi%cata dalla
sola resistenza R3 ), pari a
Av%=R3
R1
*utilit dellampli%catore operazionale si manifesta infatti nel suo guadagno a spirac#iusa, il uale dipende interamente dai componenti passivi presenti nella rete, maesterni al dispositivo di base. =sso pu9 uindi essere regolato con facilit e precisionedurante la fase di montaggio del circuito.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
51/83
-ella fase preliminare dellesperienza, si uindi costruito sulla breadboard il circuitonella con%gurazione invertente e, prima di eettuare ualsiasi misura, stato eseguitoil cosiddetto bilanciamento della tensione di oset. 6uesta de%nita come latensione c#e occorre applicare ai terminali di entrata dellampli%catore base per avere
unuscita nulla (anc#e se, nella pratica, uestultima sempre dellordine di ualc#emV ). Il grande valore (virtualmente in%nito) del guadagno ad anello aperto (ovvero
senza la rete di retroazione) fa s5 c#e ualsiasi piccola dierenza di potenzialeintrinseca al dispositivo sia ampli%cata, al punto da mandarlo in saturazione o ininterdizione, anc#e in assenza di segnale esterno. 0i comprende uindi c#e ilbilanciamento della tensione di oset unoperazione fondamentale per il regolareproseguimento dellesperienza. 3ale procedura consistita nella passivazione delgeneratore di segnale e, con entrambi gli alimentatori 74 in funzione, nella variazione
della resistenza variabile R4 inserita tra i terminali & e + dellampli%catore base.
6uestultima stata regolata con precisione in maniera tale da annullare la tensionecontinua in corrispondenza del terminale E (13). Il valore nullo della tensione inuscita stato misurato con il tester digitale impostato sul fondoscala pi sensibile adisposizione. 0uccessivamente, il generatore di segnale stato attivato e si agito sul
potenziometro inserito nella rete di retroazione (in %gura indicato con R3 ),
modi%cando la sua resistenza in maniera tale da generare un guadagno di
ampli%cazione pari a & in corrispondenza della freuenza di 10)Hz associata al
segnale in ingresso. 0i dunue proceduto con una scansione in freuenza dellintero
ampli%catore, impostando lampiezza del segnale in ingresso a circa 100mV picco"
picco e visualizzando la sinusoide in uscita sul displa; delloscilloscopio. I dati
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
52/83
sperimentali, a2ancati dai relativi errori di misura, sono raccolti nella seguentetabella, mentre nel gra%co susseguente riportato landamento del guadagno diampli%cazione in funzione della freuenza del segnale in ingresso, rarontando i datisperimentali con uelli provenienti dalla simulazione.
- (Hz ) v !(V) % & # & (V) (V) vo(V) % & # & (V) (V) A v=vo/ v! A
10 0.100 0.05 0.01 1.10 0.2 0.04 11.00 1.17
25 0.100 0.05 0.01 1.10 0.2 0.04 11.00 1.17
50 0.100 0.05 0.01 1.10 0.2 0.04 11.00 1.17
75 0.100 0.05 0.01 1.10 0.2 0.04 11.00 1.17
100 0.100 0.05 0.01 1.10 0.2 0.04 11.00 1.17
250 0.100 0.05 0.01 1.10 0.2 0.04 11.00 1.17500 0.100 0.05 0.01 1.10 0.2 0.04 11.00 1.17
750 0.100 0.05 0.01 1.09 0.2 0.04 10.90 1.16
1000 0.100 0.05 0.01 1.0 0.2 0.04 10.0 1.15
2500 0.096 0.05 0.01 1.02 0.2 0.04 10.63 1.1
5000 0.092 0.05 0.01 1.00 0.2 0.04 10.7 1.26
7500 0.092 0.05 0.01 1.00 0.2 0.04 10.7 1.26
10000 0.092 0.05 0.01 0.94 0.2 0.04 10.40 1.24
25000 0.092 0.05 0.01 0.944 0.2 0.04 10.26 1.20
50000 0.092 0.05 0.01 0.0 0.2 0.04 .7 1.05
100000 0.092 0.05 0.01 0.60 0.2 0.04 7.39 0.91
250000 0.094 0.05 0.01 0.560 0.1 0.02 6.09 0.79
500000 0.094 0.05 0.01 0.260 0.05 0.01 2.77 0.36
750000 0.092 0.05 0.01 0.134 0.05 0.01 1.43 0.19
1000000 0.092 0.05 0.01 0.0 0.05 0.01 0.96 0.15
2500000 0.0 0.05 0.01 0.06 0.05 0.01 0.74 0.14
7500000 0.02 0.05 0.01 0.026 0.05 0.01 0.30 0.12
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
53/83
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
54/83
in corrispondenza della freuenza di 10)Hz . Il valore numerico riscontrato per R3
stato il seguente$
3,=22.6)
R
abbastanza consistente con uello misurato in precedenza. In%ne, avvalendosi ancoradel simulatore, stata condotta una particolare procedura, nota con lappellativo dianalisi Hontecarlo, per determinare la distribuzione del guadagno di tensione
dellampli%catore al variare della resistenza R3 . *analisi Hontecarlo tiene conto
infatti delle variazioni delle grandezze %sic#e associate ai componenti impiegati nelcircuito. 6ueste alterazioni sono per lo pi causate dalle uttuazioni dei valori eettivic#e tali grandezze assumono.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
55/83
&on"*#razione non inertente
*a seconda struttura ad anello c#iuso esaminata nellesperienza rappresentata nella%gura seguente e prende il nome di con%gurazione non invertente. 6uesta voltalingresso per il segnale sul terminale @ (non invertente), mentre il terminale '
(invertente) collegato a massa attraverso la resistenza R1 . 0i pu9 dimostrare c#e
il guadagno di ampli%cazione a spira c#iusa per uesta con%gurazione pari a
Av%=1+R3
R1
4ome nel caso precedente, tale grandezza dipende solo dai valori dei componentipassivi esterni allampli%catore base, ed uindi possibile %ssarne la uantit a priori.
na volta montato il circuito sulla breadboard, ferme restando (rispetto alla modalit
invertente) le impostazioni sul potenziometro R4 per il corretto bilanciamento della
tensione di oset, si regolato il valore della resistenza variabile R3 al %ne di
acuisire un guadagno di ampli%cazione pari a ' in corrispondenza della freuenza di
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
56/83
10)Hz associata al segnale in ingresso. 0i poi eseguita una scansione in freuenza
dellintero ampli%catore, impostando nuovamente lampiezza del segnale in ingresso a
circa 100m V picco"picco. I dati sperimentali, a2ancati dai relativi errori di misura
(ricavati applicando le stesse norme del caso precedente), sono riportati nellaseguente tabella, mentre nel gra%co successivo riprodotto landamento delguadagno di ampli%cazione in funzione della freuenza del segnale in ingresso,comparando i dati sperimentali con uelli derivanti dalla simulazione.
- (Hz ) v!(V) % & # & (V) ( V) vo(V) % & # & (V) (V) A v=vo/ v! A
10 0.102 0.05 0.01 2.16 0.5 0.1 21.2 2.3
25 0.102 0.05 0.01 2.16 0.5 0.1 21.2 2.3
50 0.102 0.05 0.01 2.16 0.5 0.1 21.2 2.375 0.100 0.05 0.01 2.1 0.5 0.1 21. 2.4
100 0.100 0.05 0.01 2.1 0.5 0.1 21. 2.4
250 0.100 0.05 0.01 2.1 0.5 0.1 21. 2.4
500 0.100 0.05 0.01 2.1 0.5 0.1 21. 2.4
750 0.100 0.05 0.01 2.16 0.5 0.1 21.6 2.4
1000 0.100 0.05 0.01 2.16 0.5 0.1 21.6 2.4
2500 0.096 0.05 0.01 2.0 0.5 0.1 21.7 2.5
5000 0.096 0.05 0.01 2.0 0.5 0.1 21.7 2.5
- (Hz ) v!(V) % & # & (V) ( V) vo(V) % & # & (V) (V) A v=vo/ v! A
7500 0.096 0.05 0.01 2.04 0.5 0.1 21.3 2.4
10000 0.09 0.05 0.01 2.04 0.5 0.1 20. 2.4
25000 0.09 0.05 0.01 1.72 0.5 0.1 17.6 2.1
50000 0.096 0.05 0.01 1.26 0.5 0.1 13.1 1.7
75000 0.096 0.05 0.01 0.92 0.2 0.04 9.6 1.1
100000 0.096 0.05 0.01 0.71 0.2 0.04 7.4 0.9
250000 0.096 0.05 0.01 0.30 0.1 0.02 3.1 0.4
500000 0.096 0.05 0.01 0.154 0.05 0.01 1.6 0.2
750000 0.096 0.05 0.01 0.102 0.05 0.01 1.1 0.2
1000000 0.096 0.05 0.01 0.076 0.05 0.01 0. 0.1
2500000 0.096 0.05 0.01 0.0296 0.02 0.004 0.3 0.15000000 0.096 0.05 0.01 0.0192 0.02 0.004 0.2 0.1
7500000 0.0 0.05 0.01 0.0176 0.02 0.004 0.2 0.1
10000000 0.00 0.05 0.01 0.032 0.02 0.004 0.4 0.1
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
57/83
ltimata lesecuzione di ueste misure, si disconnesso il potenziometro R3 dal
circuito e si misurato il valore della sua resistenza attraverso il tester digitale$
R3=( 44.500.1) )
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
58/83
nte*ratore inertente
*a terza ed ultima fase dellesperienza consistita nellanalisi di un ampli%catoreoperazionale nella con%gurazione denominata integratore invertente, rappresentata
nella %gura seguente. 6uesto circuito genera infatti in uscita un segnale di tensioneproporzionale allintegrale, cambiato di segno, del segnale di tensione in ingresso$
vo( t)=1
4
0
t
v ! ( t 5) dt 5
dove 4=R5(1 .
*obiettivo di uesta sezione %nale dellesperienza stato trovare gli opportuni valori
dei componenti R5 , R6 e (1 a2nc#, inviando in ingresso unonda uadrata
avente ampiezza e periodo pari rispettivamente a 2V e 1m# , si visualizzasse in
uscita unonda triangolare caratterizzata dalla stessa ampiezza e dallo stesso periododel segnale in entrata. 7urante la fase di montaggio del circuito, stata scelta
dunue, in maniera del tutto arbitraria, una capacit (1 pari a 100n' e, tenendo
conto c#e il parametro4=R5(1
de%nisce la costante di tempo del circuito, si
stimato per la resistenza variabile R5 un valore circa uguale a 2.5) . : stato
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
59/83
scelto inoltre per la resistenza %ssa R6 un valore pari a 220) e, visualizzando
contemporaneamente sul displa; delloscilloscopio i segnali in ingresso e in uscita, si
modi%cato il valore della resistenza R5 sino al raggiungimento della sovrapposizione
dei due segnali in ampiezza e periodo. 3erminata uesta fase, il potenziometro statodisconnesso dal circuito e, per mezzo del tester digitale, se n misurata la resistenza$
R5=(2.9300.01 ) )
consistente con il valore di 2.5) stimato teoricamente e con uello ottenuto dal
simulatore /0pice eettuando unanalisi parametrica.
Esperienza 7
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
60/83
Analisi DC e AC di unamplifcatore con reazione
negativa corrente-parallelo
In uesta esperienza si studiato il comportamento di un ampli%catore con reazionenegativa di tipo corrente"parallelo, sia in regime 74 c#e in regime !4. 3ale analisi stata condotta eettuando un severo confronto tra misure sperimentali, dati forniti daun programma di simulazione e valori ricavati da unaccurata analisi teorica. Il circuitoin esame, illustrato nella %gura precedente, consta di un ampli%catore fondamentale(costituito da due stadi entrambi nella con%gurazione di emettitore comune) e dauna rete di retroazione (composta di due soli resistori). *a particolare tipologia direazione generata da uesta rete elettrica caratterizzata da un campionamento dicorrente e da una comparazione in parallelo, da ui lespressione pi concisacorrente"parallelo. 0pesso, per descriverla, vengono anc#e impiegate le dizioniparallelo"serie e corrente"corrente, in uanto la rete di retroazione preleva unsegnale di corrente (in serie nel campionamento) e rimanda un altro segnale dicorrente (in parallelo nella comparazione).
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
61/83
Analisi in %&
*a misura delle componenti continue delle tensioni e delle correnti , come sempre, ilpunto di partenza per il corretto svolgimento dellanalisi del circuito. Inizialmente,uesto stato simulato attraverso il programma /0pice, e i dati cos5 ottenuti sonoserviti come linee guida per le misure al banco. 0uccessivamente, il circuito statomontato e sono state misurate le tensioni e le correnti in vari punti, utilizzando il testerdigitale e lamperometro analogico a disposizione. I dati sperimentali cos5 ricavati sonostati uindi confrontati con gli analog#i provenienti dalla simulazione. In particolare,
durante la fase di montaggio, sono stati misurati i valori del parametro * associato
ai due transistor, mediante il multimetro digitale. 7i seguito, i dati sperimentali relativialle tensioni e alle correnti continue sono confrontati con uelli ottenuti tramite il
simulatore e con i corrispondenti ricavati dallanalisi teorica. *errore sulle correnti stato determinato dividendo per + il valore del fondoscala dellamperometroanalogico (essendo la sua scala suddivisa in + parti), mentre lerrore sulle tensioni stato valutato sulla base della sensibilit del tester digitale, a seconda del fondoscalautilizzato.
Sperimentali Sim#lati Teorici
% & # & (V) (V)
V(E1(V) 1.39 20 0.001 1.36 1.3
V+E1(V) 0.6 20 0.001 0.66 0.66
V(+1(V) 0.71 20 0.001 0.62 0.64
V(E2(V) 6.93 20 0.001 7.030 7.26
V+E2(V) 0.64 20 0.001 0.692 0.64
V(+2(V) 6.29 20 0.001 6.33 0.62
% & # & (mA ) (mA )
I(1(mA ) 4.4 5 0.1 4.635 4.7
IE1(mA ) 4.3 5 0.1 4.662 4.
I+1 (mA ) 0.036 0.05 0.001 0.02 0.029
I(2(mA ) 6 50 1 6.26 6.3
IE2(mA ) 6 50 1 6.303 6.3
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
62/83
I+2 (mA ) 0.043 0.05 0.001 0.034 0.037
*analisi teorica stata condotta analizzando la rete euivalente in regime 74 (ossiapassivando il generatore di tensione alternata, sostituendo i condensatori con deicircuiti aperti e i due transistor con il loro modello statico), impostando le euazionidelle maglie risultanti e risolvendo il sistema lineare cos5 ottenuto rispetto alle correntidi base e alle dierenze di potenziale tra collettori ed emettitori. In aggiunta, sono
stati nuovamente misurati i valori del parametro * dei due transistor eettuando il
rapporto tra le relative correnti di collettore e di base (*=I(/I+ ) . 6uesti sono
confrontati nella seguente tabella con i rispettivi dati numerici in precedenza ottenuti
dal simulatore e con uelli misurati direttamente sul tester digitale.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
63/83
2500 0.096 0.05 0.01 3.92 1 0.2 40. 4.7
5000 0.09 0.05 0.01 3.92 1 0.2 40.0 4.6
7500 0.096 0.05 0.01 3.92 1 0.2 40. 4.7
10000 0.096 0.05 0.01 3.92 1 0.2 40. 4.7
25000 0.096 0.05 0.01 3.92 1 0.2 40. 4.7
50000 0.096 0.05 0.01 3.92 1 0.2 40. 4.775000 0.096 0.05 0.01 3. 1 0.2 40.4 4.7
100000 0.09 0.05 0.01 3. 1 0.2 39.6 4.5
250000 0.094 0.05 0.01 3.0 1 0.2 40.4 4.
500000 0.094 0.05 0.01 3.6 1 0.2 39.1 4.7
750000 0.094 0.05 0.01 3.64 1 0.2 3.7 4.6
1000000 0.096 0.05 0.01 3.52 1 0.2 36.7 4.4
!l %ne di determinare un valore teorico per il guadagno di tensione ad anello c#iuso in
media banda, necessario prima calcolare la corrispondente grandezza A v a spira
aperta. 6uestultima si ottiene staccando la rete di reazione dallampli%catore base,tenendo comunue in considerazione i suoi eetti di carico attraverso alcune
opportune resistenze. 0i procede poi alla determinazione del fattore di reazione *
considerando la risposta della rete di reazione ad un segnale di prova. Il guadagno
reazionato A v% si ricava uindi dividendo A v per il fattore 1+* A v $
Av%= A v
1+* A v
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
64/83
/er calcolare il guadagno di tensione ad anello aperto in media banda, stataanalizzata la rete euivalente in regime !4 (rappresentata nella %gura seguente edottenuta passivando il generatore di alimentazione continua, sostituendo i
condensatori con dei cortocircuiti e i due transistor con il loro modello dinamico) ed stata staccata la rete di reazione.
0i sono uindi aggiunte due resistenze, per tenere in considerazione gli eetti di carico
di uestultima sullampli%catore fondamentale$ R11 la resistenza c#e si osserva
guardando dentro la porta & della rete di reazione uando la porta ' aperta
(annullando cos5 il collegamento in serie alluscita), mentre
R22
la resistenza c#e siosserva guardando dentro la porta ' nel momento in cui la porta & in cortocircuito(annullando cos5 il collegamento in parallelo allentrata). !pplicando tali de%nizioni allarete di retroazione di seguito rappresentata, si veri%ca facilmente c#e
R11=R4+R6=12.27) R22=R4 R6=264
*inuenza della rete di reazione sul modello dinamico dellampli%catore esplicatanella %gura seguente, nella uale la porzione di circuito costituita dal generatore di
segnale e dalla resistenzaR7
stata sostituita dal suo euivalente di -orton, ossia
da un generatore di corrente alternata e dalla stessa resistenza R7 collocata in
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
65/83
parallelo ad esso. 6uesto perc# lampli%catore reazionato c#e si sta esaminandoeettua una comparazione in parallelo, ed uindi pi conveniente ai %ni dellanalisiteorica operare con un generatore di corrente anzic# con uno di tensione.
! partire dai dati provenienti dallo studio della rete originale in regime 74, possibilericavare innanzitutto le transconduttanze associate al modello dinamico dei duetransistor$
.m1=I(1
VT=176mA /V .m2=
I(2
VT=240mA /V
(in cui VT la tensione termica c#e vale circa 26mV a temperatura ambiente)
e le resistenze dinamic#e
"/e1= *1
.m1=694 " /e2=
*2
.m2=581
nelle cui espressioni si assegnato ai parametri *1 e *2 dei due transistor i
rispettivi valori numerici determinati attraverso il multimetro digitale. 1sservando il
circuito euivalente in !4, si nota subito c#e
v/e1=!# (R7R1R11"/e1 )
da cui possibile ricavare la tensione in ingresso sul secondo transistor$
v/2=.m1 v/e 1 [R3 ("/e2+(*2+1)R22)]
*a tensione v/e2 stabilitasi tra la base e lemettitore di uestultimo risulta pari a
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
66/83
v/e2= "/e2 v/2
"/e2+(*2+1 )R22
=ssa indispensabile ai %ni della determinazione della corrente circolante nel ramo del
collettore, la uale, nel caso in esame, proprio la corrente rappresentante il segnalein uscita$
!o=! 2=.m2 v/e2
Il guadagno di corrente ad anello aperto pertanto dato dal rapporto tra la corrente in
uscita !o e uella !# in ingresso nella rete$
A !=!o
!#=632.66
Il semplice circuito rappresentato nella %gura seguente la rete di retroazione
modi%cata per il calcolo del fattore di reazione * . /er determinarlo, si applica un
segnale di corrente !05
in corrispondenza della porta ' e si misura la corrente !15
c#e appare sulla porta & uando uesta si trova in cortocircuito (si rammenti c#e talecortocircuito necessario per annullare il collegamento in parallelo allingresso). Il
fattore di reazione * de%nito mediante il rapporto tra ueste due grandezze$
*=!1
5
!05 |
v15=0
=R6R4+R6
=0.022
0i pu9 uindi calcolare il guadagno di ampli%cazione del circuito originale a spirac#iusa, avendo ottenuto un fattore di reazione pari a
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
67/83
1+* A !=14.92A!%= A !
1+* A !=42.2
0i tratta di un guadagno di corrente (rappresentato dal rapporto di due correnti), c#e
deve essere convertito in un guadagno di tensione per essere confrontato con i datisperimentali ricavati in precedenza. Disualizzando perci9 lampli%catore complessivocome un uadrupolo ideale con un generatore di corrente in ingresso (e resistenza
R#=R7 collocata in parallelo ad esso), e considerando luscita sul collettore del
secondo transistor (e uindi RL=R5 ), lecito scrivere
Av%=vo
v#=
!oRL
!#R#=A !%
RL
R#=42.2
Il segno negativo indica, come sempre, c#e la tensione in uscita invertita rispetto auella in ingresso, cio sfasata di &?A. Il valore teorico del guadagno di tensione adanello c#iuso in media banda in buon accordo con il corrispondente valoresperimentale e simulato (circa F), confermando di fatto la bont del modellocircuitale adottato e la correttezza della relativa procedura di calcolo.
I valori delle resistenze in ingresso R!% e in uscita Ro% associati allampli%catore
reazionato in media banda si possono determinare teoricamente a partire dalleanalog#e grandezze corrispondenti al circuito privato della rete di reazione. 0i pu9dimostrare, infatti, c#e la comparazione in parallelo riduce il valore della resistenza in
ingresso di un fattore pari a 1+* A ! , mentre il campionamento in serie abbassa il
valore della resistenza in uscita. *e espressioni analitic#e per le resistenze in ingresso
R!% e in uscita Ro% relative allampli%catore reazionato in media banda sono le
seguenti$
R!%= R !
1+* A!R o%=(Ro(1+* A ! ))RL
dove R! ed Ro rappresentano le resistenze rispettivamente in ingresso e in uscita
dellampli%catore ad anello aperto. 6ueste sono facilmente ricavabili teoricamente apartire dal modello dinamico del circuito esaminato in precedenza. Infatti,guardando dentro la rete in corrispondenza del generatore di segnale, si ottiene laseguente espressione per la resistenza in ingresso$
R!=R7R1 (R4+R6 )"/e 1=396
da cui possibile ricavare subito uella associata allampli%catore con reazione$
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
68/83
R!%= R !
1+* A!27
0perimentalmente, uesta resistenza stata misurata applicando il metodo del
dimezzamento (con la freuenza del segnale in entrata impostata a 10)Hz ), e tale
misura #a fornito il seguente valore$
R!% ,#p=(3201 )
abbastanza vicino a uello teorico. *a resistenza in uscita dellampli%catore senzareazione pari a
Ro=RL=1)
mentre uella valevole per il circuito ad anello c#iuso uguale a
Ro%=(Ro(1+* A ! ))RL=937
0perimentalmente, utilizzando ancora una volta il metodo del dimezzamento, si ottenuto per uesta resistenza il seguente valore$
Ro% ,#p=(1.0700.01 ) )
anc#esso in discreto accordo con il relativo valore teorico. -elleettuare uesteultime due misure, gli errori su entrambe le resistenze sono stati valutati considerandolultima cifra permessa dalla sensibilit del tester digitale, a seconda del fondoscalautilizzato.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
69/83
Esperienza
rogetto e realizzazione di unfltro
n sistema lineare non distorcente de%nito come una rete elettrica lineare in gradodi generare in uscita un segnale variato al pi in ampiezza (per mezzo di un fattorecostante) e ritardato in fase (mediante un termine costante) rispetto al segnale inviatoin ingresso, lasciando sostanzialmente invariata la sua forma. na siattacon%gurazione tuttavia %sicamente irrealizzabile, in uanto essa dovrebbe esserecaratterizzata almeno da una illimitata banda passante di freuenze, condizioneuesta assolutamente impraticabile in tutti i sistemi elettronici. /oic# nessun sistema
%sico in grado di riprodurre una replica indistorta dello spettro associato al segnale inentrata, si dice c#e esso un %ltro. In uesta esperienza sono state analizzate dueparticolari con%gurazioni di %ltri attivi del secondo ordine, ossia di reti elettric#e lineari
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
70/83
selettive in freuenza e caratterizzate dalla presenza di soli resistori, condensatori eduno o pi ampli%catori operazionali. In particolare, stato messo in risalto laspettoprogettuale della rete.
/iltro dellottao ordine
In generale, nella progettazione di una particolare tipologia di %ltro, necessariostabilire innanzitutto il valore di alcuni suoi parametri fondamentali, uali il guadagnoin banda, le freuenze di taglio, lattenuazione minima del guadagno e i margini dierrore tollerabili rispetto allandamento ideale. /er fare uesto, si disegna una
masc#era nel piano (|H|, ) , al di fuori della uale sar tracciata la curva relativa
al modulo della funzione di trasferimento del sistema. -el caso in esame, le condizioni
c#e devono essere rispettate dal %ltro sono rappresentate nella %gura seguente.
>isulta evidente c#e la speci%ca struttura elettronica da realizzare costituita da un
%ltro passa"basso caratterizzato da un guadagno in banda pari a (2001) d+ , con
una attenuazione minima di 75d+ nellarco di unottava, e da una freuenza di
taglio superiore pari a %H=1.5)Hz . Il passo successivo rappresentato dalla ricerca
di una particolare funzione di trasferimento tale da soddisfare le condizioni al contornoimposte dalla masc#era. ! tale scopo, sono state utilizzate le tavole numeric#econtenenti i valori dei coe2cienti c#e caratterizzano le prede%nite funzioni ditrasferimento associate ad alcune speciali tipologie di %ltro. 6ueste tavole permettonodi scegliere la particolare variet di %ltro contraddistinto dalla funzione ditrasferimento c#e meglio si adatta alle speci%c#e della masc#era indicata. -el caso inesame, il %ltro c#e risponde in maniera adeguata alle limitazioni imposte dal progetto
stato individuato in un passa"basso di tipo 4#eb;s#ev, modellato da una funzione ditrasferimento con ? poli e da unondulazione costante in banda, di ampiezza pari ad
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
71/83
1d+ . *a funzione di trasferimento del %ltro da realizzare deve essere uindi
suddivisa in uattro funzioni parziali del secondo ordine, il prodotto delle uali devecoincidere con la funzione di trasferimento originale. -ella pratica, tale procedura stata esplicata nella costruzione a cascata di uattro %ltri passa"basso del secondo
ordine, per la cui realizzazione sono stati utilizzati, oltre a condensatori e resistoriopportunamente dimensionati, anc#e degli ampli%catori operazionali alimentati da una
tensione continua pari a 015Volt . I valori dei coe2cienti c#e devono apparire nella
funzione di trasferimento associata ad ognuna delle uattro celle componenti il %ltrosono riportati nella seguente tabella.
&ella 26 0 /H
1 1.327947 0.265062 0.511120 0.5332
3 0.234407 0.50613
4 0.070222 0.997066
Il parametro 6 si c#iama fattore di smorzamento, H=2 %H=9424.78"$d /# la
pulsazione di taglio superiore relativa al %ltro passa"basso c#e si desidera realizzare,
mentre 0 la pulsazione di taglio superiore associata alla singola cella. 0i inoltre
stabilito c#e il guadagno di 20d+ del %ltro risultante fosse egualmente ripartito tra
le ultime due celle. 7i conseguenza, le prime due sono state caratterizzate da un
guadagno di ampli%cazione unitario. 8ormalmente, indicando con H0 ! il guadagno in
banda relativo alla i"esima cella, deve risultare
H01=H02=1H03=H04=10=3.1623
in modo tale c#e sia, per il guadagno in banda relativo al circuito %nale,
H0=H012 H022 H03 2 H04=1020 log10(H0 )=20d+
*e prime due celle sono state uindi sc#ematizzate secondo la tipologia circuitaledetta di 0allen"Ke;, caratterizzata da una reazione positiva ed un guadagno in bandaunitario. 3ale struttura elettronica presentata nella %gura seguente.
7/25/2019 Relazioni del Laboratorio di Elettronica 2011/2012
72/83
0cegliendo la con%gurazione idonea per un %ltro passa"basso, la funzione ditrasferimento associata a uesta rete la